BLs.とは 意味・読み方・使い方

After a potential of a bit line BLj is reset, the bit line BLj (BLS node 34) is pre-charged.例文帳に追加

ビット線ＢＬｊの電位がリセットされた後、ビット線ＢＬｊ（ＢＬＳノード３４）のプリチャージが行われる。 - 特許庁

Also, sub-bit lines BLS are connected to the main bit lines BLM through a first MOS field effect transistors Q1S.例文帳に追加

また、メインビット線ＢＬＭには、第１のＭＯＳ電界効果トランジスタＱ_１Ｓを介してサブビット線ＢＬＳが接続している。 - 特許庁

Also, bit lines BLs are provided corresponding to the columns of the tunnel magnetoresistance elements TMRs along a Y direction.例文帳に追加

また、Ｙ方向に沿ってトンネル磁気抵抗素子ＴＭＲの列に対応してビット線ＢＬが設けられる。 - 特許庁

The game system 100 includes a plurality of blocks BLs each having the plurality of game devices 20 and a management device 30 communicable with the respective game devices 20, and a central management device 10 communicable with the management devices 30 of the respective blocks BLs.例文帳に追加

本発明に係るゲームシステム１００は、複数のゲーム装置２０と、各ゲーム装置２０と通信可能な管理装置３０とをそれぞれ有する複数のブロックＢＬと、各ブロックＢＬの管理装置３０と通信可能な中央管理装置１０とを備える。 - 特許庁

When a certain block BL wins a JP prize as a result of JP drawing executed in the respective blocks BLs or the central management device 10, the central management device 10 executes mini JP drawing for drawing which of two or more kinds of mini JP prizes is to be won with the other blocks BLs other than the certain block as drawn objects.例文帳に追加

各ブロックＢＬまたは中央管理装置１０で実行されるＪＰ抽選の結果、あるブロックＢＬがＪＰ賞に当選すると、中央管理装置１０は、当該あるブロック以外の他のブロックＢＬを抽選対象として複数種類のミニＪＰ賞のうちの何れに当選するかを抽選するミニＪＰ抽選を実行する。 - 特許庁

A first writing changes resistance of a plurality of memory cells MCs connected to a word line oWL to a first state using current flowing from a source line SL to a plurality of bit lines BLs, and a second writing changes the resistance of the memory cells MCs to a second state using current flowing from the bit lines BLs to the source line SL based on data stored in a sense amplifier 13 after performing the first writing.例文帳に追加

第１の書き込みは、ソース線ＳＬから複数のビット線ＢＬへ流れる電流で、ワード線ｏＷＬに接続された複数のメモリセルＭＣの抵抗を第１状態に変化させ、第２の書き込みは、第１の書き込みを行った後にセンスアンプ１３が保持するデータに基づいて、ビット線ＢＬからソース線ＳＬへ流れる電流でメモリセルＭＣの抵抗を第２状態に変化させる。 - 特許庁

The ECU 60 inactivates the cutoff permission signal RG when a retreat travel permission signal BLS is activated when the cutoff signal DWN is activated.例文帳に追加

また、ＥＣＵ６０は、遮断信号ＤＷＮが活性化されているときに退避走行許可信号ＢＬＳが活性化されると、遮断許可信号ＲＧを非活性化する。 - 特許庁

A semiconductor memory device includes bit lines BLs (first wiring), and a memory cell MC including a phase change element 20 (memory element) and a diode 21 connected in series between the bit lines and word lines WLs (second wiring).例文帳に追加

本発明の半導体メモリ装置は、ビット線ＢＬｓ（第１の配線）と、ワード線ＷＬｓ（第２の配線）との間に直列接続された相変化素子２０（メモリ素子）及びダイオード２１を含むメモリセルＭＣを備えている。 - 特許庁