Variable delay linesとは 意味・読み方・使い方

In order to control an impulse generation timing, a transmission trigger is adapted to change delay times of the variable delay lines 213-215.例文帳に追加

インパルス発生タイミングをコントロールするため、送信トリガを可変遅延線２１３〜２１５の遅延時間を変えることで対応するようにした。 - 特許庁

A variable delay device 50, which is composed of a fixed delay line D_0, delay lines D_1, D_2, and D_3 for fine adjustment and a switch 51 is provide as a delay means of a distortion detecting loop.例文帳に追加

歪検出ループの遅延手段として、固定遅延線Ｄ_0 と微調整用の遅延線Ｄ_1 ，Ｄ_2 ，Ｄ_3 と切替器５１とからなる可変遅延器５０を設ける。 - 特許庁

A variable delay circuit is constituted of a branch circuit, a plurality of Josephson transmission lines or microstrip lines different in delay time, a switch circuit for selecting them and a combination circuit.例文帳に追加

分岐回路と遅延時間の異なる複数のジョセフソン伝送線路またはマイクロストリップライン、それらを選択するスイッチ回路および合流回路で可変遅延回路を構成する。 - 特許庁

Furthermore, serial/parallel conversion by a shift register circuit results in remarkable reduction in the number of control lines which control the plurality of variable delay circuits.例文帳に追加

また、シフトレジスタ回路によるシリアル−パラレル変換により、複数の可変遅延回路を制御する制御線の本数を大きく削減する。 - 特許庁

A delay control circuit 26 outputs a delay control signal changing a conversion point of a delay signal in the direction away from the rise timing of the reproducing clock signal to a variable delay circuit based on the phase relations between the delay signal 24 delaying the binarized signal with the variable delay circuit 22 and n lines of clock signals.例文帳に追加

２値化信号を可変遅延回路（２２）で遅延した遅延信号（２４）と前記ｎ本のクロック信号との位相関係をもとに、遅延制御回路（２６）が、前記遅延信号の変換点を前記再生クロック信号の立ち上がりタイミングから遠ざける方向に変化させる遅延制御信号を可変遅延回路に出力する。 - 特許庁

An equalizer consists of 1st and 2nd delay lines DL1, DL2 with a delay amount of 2T, an operational amplifier OP, variable resistors R1-R4, and a fixed resistor R5.例文帳に追加

イコライザは、遅延量２Ｔの第１及び第２の遅延線ＤＬ１及びＤＬ２、演算増幅器ＯＰ、可変抵抗Ｒ１〜Ｒ４、固定抵抗Ｒ５により構成されている。 - 特許庁

The digitized synchronizing signal 71 is inputted to a transmitting side terminal 1 and a receiving side terminal 2 by fixed delay transmission lines 51, 52 different from a variable delay transmission line.例文帳に追加

計数的同期信号７１は、可変遅延伝送路３とは異なる固定遅延伝送路５１，５２で、送信側端末１と受信側端末２に入力される。 - 特許庁