darlington transistorとは 意味・読み方・使い方

The base voltage of the Darlington transistor Q453 is generated by voltage dividers 450, 451, and 453 connected to the current path of an induction device i500.例文帳に追加

ダーリントントランジスタのベース電圧は、誘導素子ｉ５００の電流経路に接続される電圧分圧器４５０，４５１，４５３により生成される。 - 特許庁

When the bipolar transistors are of Darlington connection type, a unipolar transistor is connected between the base of each of the bipolar transistors and an emitter of the final stage of bipolar transistor.例文帳に追加

バイポーラトランジスタがダーリントン接続である場合は、ダーリントン接続した各バイポーラトランジスタのベースと、最後段バイポーラトランジスタのエミッタ間に、それぞれユニポーラトランジスタを接続する。 - 特許庁

In the FT doubler circuit 22, a first bipolar transistor 23 and a second bipolar transistor 24 are in Darlington connection, and a third bipolar transistor 25 of diode connection is connected in parallel between the base and emitter of the second bipolar transistor 24.例文帳に追加

ＦＴダブラー回路２２では、第一のバイポーラトランジスタ２３と第二のバイポーラトランジスタ２４とがダーリントン接続され、第二のバイポーラトランジスタ２４のベース−エミッタ間にダイオード接続の第三のバイポーラトランジスタ２５が並列接続される。 - 特許庁

The data holding part controls the conduction state without leaking charge of the data holding part by being connected with a gate of a field effect transistor in a current amplification circuit having Darlington connected field effect transistor and bipolar transistor.例文帳に追加

そしてデータ保持部は、ダーリントン接続された電界効果トランジスタ及びバイポーラトランジスタを有する電流増幅回路における、電界効果トランジスタのゲートに接続することでデータ保持部の電荷をリークすることなく、導通状態を制御する。 - 特許庁

This circuit is formed of a transistor 10 which amplifies an input signal, Darlington-connected transistors 11, 12 amplifying the output signal of the transistor 10, a transistor 13 connected to the emitter of the transistor 11 and connected with the transistor 12 in a mirror connection, and a transistor 14 receiving the adding emitter current of the transistors 11 and 12, connected with the transistor 10 in a mirror relation.例文帳に追加

入力信号を増幅するトランジスタ１０と、トランジスタ１０の出力信号を増幅し、ダーリントン接続されるトランジスタ１１及び１２と、トランジスタ１１のエミッタに接続され、トランジスタ１２とミラー関係に接続されたトランジスタ１３と、トランジスタ１１及び１２の加算エミッタ電流を受け、トランジスタ１０とミラー関係に接続されるトランジスタ１４とから成る。 - 特許庁

A Darlington connection of a bipolar transistor 7 and a bipolar transistor 2 with a load L is made, a P type MOS transistor 5 is provided between the emitter of the bipolar transistor 2 and the base of the bipolar transistor 7, and an N type MOS transistor 6 is provided between the base and emitter of the bipolar transistor 7.例文帳に追加

負荷Ｌにバイポーラトランジスタ７とバイポーラトランジスタ２がダーリントン接続され、バイポーラトランジスタ２のエミッタとバイポーラトランジスタ７のベース間にＰ型ＭＯＳトランジスタ５が設けられ、バイポーラトランジスタ７のベースとエミッタ間にＮ型ＭＯＳトランジスタ６が設けられる。 - 特許庁

With a forward bias voltage applied to the Darlington transistor 1, some holes in a first base region 12 are attracted by electrons in a collector region 11, and move into the collector region 11.例文帳に追加

ダーリントントランジスタ１に順バイアス電圧が印加されたオン状態では、第１ベース領域１２中の正孔の一部がコレクタ領域１１中の電子に引き寄せられて、コレクタ領域１１に移動する。 - 特許庁

The high-frequency amplifier circuit has a two-stage amplification configuration of a common-emitter amplifier circuit using a transistor Tr1 as a first stage and a common-emitter circuit using darlington-connected transistors Tr2, Tr3 as a second stage.例文帳に追加

高周波増幅回路は、１段目にトランジスタＴｒ１を用いたエミッタ接地増幅回路、２段目にダーリントン接続のトランジスタＴｒ２、Ｔｒ３を用いたエミッタ接地回路の２段増幅の構成となっている。 - 特許庁