dqnとは 意味・読み方・使い方

The inner circuit 16 outputs an output signal via a bus drive circuit 15, an inner bus BLout, an output buffer 13 and output pads DQ0 to DQn on response to an input signal.例文帳に追加

内部回路１６は入力信号に応答してバスドライブ回路１５、内部バスBLout、出力バッファ１３、出力パッドDQ0〜DQnを介して出力信号を出力する。 - 特許庁

A test circuit 14 is connected to the inner bus BLout, and the test circuit 14 outputs a response signal via the inner bus BLout, the output buffer 13 and the output pads DQ0 to DQn, in response to a signal input to the input pads IN, IN0 to INn during a continuity test.例文帳に追加

試験回路１４が内部バスBLoutに接続され、導通試験時において、試験回路１４は入力パッドIN,IN0〜INnに入力された信号に応答して、内部バスBLout、出力バッファ１３、出力パッドDQ0〜DQnを介して応答信号を出力する。 - 特許庁

Each memory segment 11 has a second data bus DQAn including a larger number of signal lines than the first data bus DQn wherein the signal lines are connected with respective bit lines of a memory sub-array 13.例文帳に追加

各メモリセグメント１１は第１のデータバスＤＱｎよりも信号線の本数が多い第２のデータバスＤＱＡｎを備え、この信号線はメモリサブアレイ１３のビット線とそれぞれ接続されている。 - 特許庁

A memory array 1 comprises a plurality of memory segments 11 corresponding to respective addresses and each memory segment 11 is connected with a data multiplexer 12 through a first data bus DQn (n=1,..., 4).例文帳に追加

メモリアレイ１は各アドレスに対応した複数のメモリセグメント１１を備え、各メモリセグメント１１とデータバスマルチプレクサ１２とは第１のデータバスＤＱｎ（ｎ＝１〜４）によって接続されている。 - 特許庁

Data is outputted from a terminal DQn by the prescribed time decided by a delay circuit 108 basing on rise of an internal clock signal ICLK generated by doubling a frequency of an external clock signal 2 for one data as reference.例文帳に追加

１データにつき、外部クロック信号を２逓倍して発生した内部クロック信号ＩＣＬＫの立上がりを基準として遅延回路１０８で定められる所定の時間だけ端子ＤＱｎからデータ出力を行なう。 - 特許庁

A semiconductor measuring device (100) includes four lines (101-104) having electrically equivalent characteristics to a pair of differential input/output (DQ, DQN) of a semiconductor device (200).例文帳に追加

半導体測定装置（１００）は、半導体装置（２００）の一組の差動入出力対（ＤＱ，ＤＱＮ）に対して電気的に同等な特性を持つ４本の配線（１０１〜１０４）を持つ。 - 特許庁

A data bus switching circuit 21 connects each signal line of the first data bus DQn corresponding to the memory segment 11 with each signal line of the second data bus DQAn electrically in preset predetermined relationship by blowing out fuse elements.例文帳に追加

データバス切替回路２１は当該メモリセグメント１１に対応する第１のデータバスＤＱｎの各信号線と第２のデータバスＤＱＡｎの各信号線とを、ヒューズ素子の切断によって予め設定された所定の関係に、電気的に接続する。 - 特許庁