hierarchy memoryとは 意味・読み方・使い方

In a decoding process in each hierarchy, operation by reference to the DCT factor of the hierarchy is performed, and the result of the operation is written in the memory part 206 as the DCT factor of the other identical hierarchy.例文帳に追加

各階層のデコード処理では、当該階層のＤＣＴ係数を参照した演算を行い、演算結果を他の同一階層のＤＣＴ係数としてメモリ部２０６に書き込む。 - 特許庁

To suppress wasteful consumption of a low hierarchy cache access pipeline by a hardware prefetch request issued from a cash memory of high hierarchy to a cache memory of low hierarchy in a cache memory having a plurality of hierarchies.例文帳に追加

複数階層のキャッシュメモリにおいて、上位階層のキャッシュメモリから下位階層のキャッシュメモリに発行されるハードウエアプリフェッチの要求により、無駄な下位階層キャッシュアクセスパイプラインが消費されるのを抑制する。 - 特許庁

Picture data of two pixels of the hierarchy 1 is stored in the second memory cell 161b of 16 pieces.例文帳に追加

１６個のメモリセル１６１ｂには、階層１の２画素分の画像データを記憶する。 - 特許庁

To provide a memory architecture with multilevel hierarchy structure having a plurality of external ports.例文帳に追加

複数の外部ポートを有する多重平面階層構造のメモリアーキテクチャを提供する。 - 特許庁

The file group of map data is stored in a memory card by being made into hierarchy by scales.例文帳に追加

地図データのファイル群は縮尺別に階層化されてメモリカードに格納されている。 - 特許庁

A higher-order memory data storage 24 reads updated data from a lower-order memory hierarchy 12 when data referred to by the CPU core 11 are the updated data, and stores the data in a higher-order memory hierarchy 15.例文帳に追加

上位メモリデータ格納装置２４は、ＣＰＵコア１１が参照したデータが前記更新されるデータであるとき、更新されたデータを下位メモリ階層１２から読み出し、上位メモリ階層１５にデータを格納する。 - 特許庁

The DCT factor of each hierarchy is collectively stored in the memory part 206 for each hierarchy, and the number of times of access to the memory part 206 during decoding is reduced.例文帳に追加

そこで、各階層のＤＣＴ係数を階層毎にまとめてメモリ部２０６に格納し、デコード処理の際のメモリ部２０６へのアクセス回数を減らす。 - 特許庁

By utilizing this, an RMW circuit 5 determines the added value of stored values in the addresses (2s, 2t), (2s+1, 2t), (2s, 2t+1), (2s+1, 2t+1) of the first hierarchy memory 2 and writes it in the address (s, t) of the second hierarchy memory 3.例文帳に追加

これを利用して、ＲＭＷ回路５では、第１階層メモリ２のアドレス(2s,2t),(2s+1,2t),(2s,2t+1),(2s+1,2t+1)の記憶値の加算値が求められ、第２階層メモリ３のアドレス(s,t)に書き込まれる。 - 特許庁