nondopedとは 意味・読み方・使い方

The lower layer resistor 7 is formed by introducing impurity ions in stripe and band shapes into one layer of nondoped polysilicon film 5 while being self-aligned with and defined by the upper layer resistor 11.例文帳に追加

下層抵抗体７は上層抵抗体１１に対して自己整合的に１層のノンドープポリシリコン膜５に帯状かつ縞状に不純物イオンが導入されて形成されたものであり、上層抵抗体１１により画定されている。 - 特許庁

A field oxide film 2 is formed on a semiconductor substrate 1 and a nondoped silicon film 3 is formed on the field oxide film 2 by LPCVD.例文帳に追加

半導体基板１上にフィールド酸化膜２を形成し、このフィールド酸化膜２上に、ノンドープのシリコン膜３をＬＰＣＶＤ法により形成する。 - 特許庁

Due to the nondoped polisilicon film, a selective oxide film 7 formed upon selective oxidation after gate electrode patterning can be made thin with a small bird's beak.例文帳に追加

ノンドープポリシリコンとすることで、ゲート電極パターニング後の選択酸化時に形成される選択酸化膜を薄く、バーズビークを小さくすることができる。 - 特許庁

The solar cell has a structure in which a second conductivity type (p-type) hydrogenated amorphous silicon oxide layer 3 is formed on a first conductivity type (n-type) crystal silicon substrate 1 via a nondoped hydrogenated amorphous silicon layer 2.例文帳に追加

第一導電型（ｎ型）の結晶シリコン基板１上に、ノンドープの水素化アモルファスシリコン層２を介して第二導電型（ｐ型）の水素化アモルファスシリコンオキサイド層３を備えた太陽電池である。 - 特許庁

The oxide semiconductor light emitting element is provided with a p-type MgZnO carrier barrier layer 4 between a nondoped CdZnO emission layer 3 and a p-type MgZnO clad layer 5 in a ZnO based light emitting diode element 10.例文帳に追加

ＺｎＯ系発光ダイオード素子１０におけるノンドープＣｄＺｎＯ発光層３とｐ型ＭｇＺｎＯクラッド層５との間に、ｐ型ＭｇＺｎＯキャリア障壁層４を設けている。 - 特許庁

As a result, a boundary layer made of a nondoped silicon is deposited.例文帳に追加

ドーピング化合物がプロセスガスとしてポリシリコンの化学気相蒸着の際に添加され、そのプロセスガスへの供給が気相蒸着の終了近くで停止され、その結果非ドープのシリコンからなる境界層が析出される。 - 特許庁

A switch integrated circuit device is in an epitaxial structure having first to third nondoped layers 41-43 in which an AlGaAs layer and an InGaP layer are laminated repeatedly, and a stable layer 44.例文帳に追加

ＡｌＧａＡｓ層とＩｎＧａＰ層を繰り返し積層した第１〜第３ノンドープ層と安定層を有するエピタキシャル構造とし、Ｄ型ＨＥＭＴの第２ゲート電極を第３ノンドープ層（ＡｌＧａＡｓ層）上に設け、Ｅ型ＨＥＭＴの第１ゲート電極を第１ノンドープ層上に設ける。 - 特許庁

A gate electrode with a lowermost Pt layer is formed on a barrier layer (nondoped AlGaAs) 17, the (initial) film thickness of the lowermost Pt layer before solid-phase diffusion is set to 2 to 5 nm, the gate electrode is heat treated at 250 to 400°C to mutually diffuse Pt in the lowermost layer and GaAs in the barrier layer 17, thereby obtaining a buried gate structure.例文帳に追加

ここで、最下層のＰｔ層の固相拡散前の膜厚（初期膜厚）を２ｎｍ以上５ｎｍ以下とし、ゲート電極を２５０℃以上４００℃以下の温度で熱処理することにより、最下層のＰｔと障壁層１７のＧａＡｓとを相互に拡散させ、埋め込み型ゲート構造を得る。 - 特許庁