「C01」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A 6-bit current output type digital/analog converter is provided with sixty-three current source cells C01 to C63.例文帳に追加

６ビット電流出力型デジタル・アナログ変換器は、６３個の電流源セルＣ01〜Ｃ63を備えている。 - 特許庁

The FeRAM 5-0n consists of two ferroelectric capacitors C01, C02 and MOS transistors Q01, 02.例文帳に追加

ＦｅＲＡＭ５−０ｎは、２つの強誘電体キャパシタＣ０１、Ｃ０２と、ＭＯＳトランジスタＱ０１、０２からなる。 - 特許庁

The element C01 and the element S01 are connected in parallel between a - input terminal and a + output terminal of the amplifier A0.例文帳に追加

フルディファレンシャルアンプＡ0 の−入力端子と＋出力端子との間に、容量素子Ｃ01およびスイッチ素子Ｓ01が並列接続されて設けられる。 - 特許庁

When the standby mode signal RET is L (the standby mode), a clock signal C01 is maintained as H and a clock signal C02 is maintained as L irrespective of the HL of the clock signal CK.例文帳に追加

スタンバイモード信号ＲＥＴがＬである場合（待機モード）に、クロック信号ＣＫのＨＬに関わらず、クロック信号Ｃ０１がＨ、クロック信号Ｃ０２がＬに保たれる。 - 特許庁

The second input terminal 108 is connected to a point between the first capacitor C01 and the second capacitor C02, and an input capacitor C1 is connected between the first terminal 106 and the second terminal 108.例文帳に追加

第二入力端子１０８は第一コンデンサーＣ０１及び第二コンデンサーＣ０２間の一点に接続され、入力コンデンサーＣ１は第一端子１０６及び第二端子１０８の間に接続される。 - 特許庁

The display image is constituted without allowing the regions A01 and A02 or the regions A01 and A11 to be adjacent, so that interpolation regions (B01, C01, D01) are provided therebetween.例文帳に追加

領域Ａ０１とＡ０２、あるいは領域Ａ０１とＡ１１の間は隣接させずに、その間に補間領域（Ｂ０１、Ｃ０１、Ｄ０１）を設けるように表示画像を構成する。 - 特許庁

A movable plate 36 is moved to move the micropetri dish 20 (the storing body), whereby the focusing/photographing-enabling range of an ultrasonic image of the ultrasonic search body 11 is aligned with the fertilized egg C01.例文帳に追加

可動プレート３６が動かされてマイクロシャーレ２０(収納体)が動いて、超音波探索体１１の超音波画像の焦点・撮影可能範囲が受精卵Ｃ０１に合わされる。 - 特許庁

A series circuit 21 wherein two capacitors C01, C02 are connected in series and a circuit 22 wherein two capacitors C1, C2 are connected in series are connected between the AC output lines A, B.例文帳に追加

ＡＣ出力ラインＡ，Ｂ間には、２個のコンデンサＣ０１，Ｃ０２が直列に接続された直列回路２１と、２個のコンデンサＣ１，Ｃ２が直列に接続された回路２２とが接続されている。 - 特許庁

When a conductive transistor Q1 is switched on, an energizing path which leads to a negative electrode via a current control capacitor C01 and the conductive transistor Q1 from the positive electrode of the battery set 10.例文帳に追加

導通トランジスタＱ１をオンさせると、組電池１０の正極から電流抑制コンデンサＣ０１及び導通トランジスタＱ１を経て負極に至る通電経路が導通する。 - 特許庁

Sampling points (void circles drawn by broken lines) on virtual lines are formed by rearranging the sampling points C00, C01, C02, C03,... and C10, C11, C12, C13,... of chrominance signals corresponding to two adjacent lines in a frame or a field like shown arrows.例文帳に追加

フレーム内またはフィールド内で隣接する２ラインに対応する色信号のサンプル点Ｃ００，Ｃ０１，Ｃ０２，Ｃ０３等及びＣ１０，Ｃ１１，Ｃ１２，Ｃ１３等を、矢印で示すように並べ替えて仮想ラインのサンプル点（破線の白丸）とする。 - 特許庁

A connection point between both capacitors C01, C02 is connected to the car body ground BGND, and the car body ground BGND is used as a reference potential of the grounding detecting device 20.例文帳に追加

両コンデンサＣ０１，Ｃ０２の接続点は車体グランドＢＧＮＤに接続されて、車体グランドＢＧＮＤが地絡検出装置２０の基準電位とされている。 - 特許庁

Thus, capacitance C01 between the magnetic rotator 10 and the grounding conductor 12 is adjusted by the dielectric 5 and the frequency causing the spike noise is controlled.例文帳に追加

これにより、磁気回転子１０と接地導体１２との間の静電容量Ｃ０１が、誘電体５によって調整され、スパイクノイズの発生する周波数がコントロールされる。 - 特許庁

Consequently, data are held by a loop formed by a transfer gate circuit TG4 in which the clock signal C01 is H, the clock signal C02 is L and which is on in the slave latch circuit 12 and active inverter circuits INV5, INV6.例文帳に追加

したがって、クロック信号Ｃ０１はＨ、クロック信号Ｃ０２はＬであって、スレーブラッチ回路１２においてオンであるトランスファゲート回路ＴＧ４、アクティブなインバータ回路ＩＮＶ５、ＩＮＶ６によって形成されるループでデータが保持される。 - 特許庁

A micro petri dish 20 (a storing body) is filled with an ultrasonic phantom 23 (a filler), a large recessed part 24 is formed, the tip of an ultrasonic wave search body 11 enters the large recessed part 24, and a fertilized egg C01 is stored in a small recessed part 25 under the large recessed part 24.例文帳に追加

マイクロシャーレ２０(収納体)には、超音波ファントム２３（充填体）が充填され、大凹部２４が形成され、この大凹部２４内に超音波探索体１１の先端が入り、大凹部２４の下の小凹部２５内には受精卵Ｃ０１が収納される。 - 特許庁

This semiconductor memory is provided with a pair of complementary data bus DB, DB#, capacitive elements C01, C02 corresponding to even-numbered addresses, an equalizing circuit TE, an amplifier 10, capacitive elements C11, C12 corresponding to odd-numbered addresses, an equalizing circuit TO, and an amplifier 11.例文帳に追加

本発明による半導体記憶装置は、相補データバス対ＤＢ、ＤＢ♯、偶数アドレス対応の容量素子Ｃ０１，Ｃ０２、イコライズ回路ＴＥおよび増幅器１０、ならびに奇数アドレス対応の容量素子Ｃ１１，Ｃ１２、イコライズ回路ＴＯおよび増幅器１１を備える。 - 特許庁

An integrator 10 for inputting a current signal output from an anode terminal of a photodiode PD has a 2-input 2-output full differential amplifier A0, capacity elements C01, C02, switch elements S01, S02, S12, S12, and an additional capacity element Ca.例文帳に追加

フォトダイオードＰＤのアノード端子から出力される電流信号を入力する積分回路１０は、２入力２出力のフルディファレンシャルアンプＡ0 、容量素子Ｃ01，Ｃ02、スイッチ素子Ｓ01，Ｓ02，Ｓ11，Ｓ12、付加容量素子Ｃaを備える。 - 特許庁