Departamento de Elctrica y Electrnica

CARRERA DE INGENIERA MECATRNICA

SISTEMAS DIGITALES
INFORME No. 2
MANEJO DE SUMADORES

Integrantes:
Cadena Delio
Dillon Jonathan
Vallejo Zuleth
Zurita Daniel
NRC: 2238
FECHA DE ENTREGA: 02/02/2015

Contenido
1

1.

TEMA............................................................................................................. 3

2.

JUSTIFICACIN.............................................................................................. 3

3.

OBJETIVO GENERAL....................................................................................... 3

4.

OBJETIVOS SECUNDARIOS............................................................................ 3

5.

RESUMEN...................................................................................................... 3

6.

FUNDAMENTO TERICO................................................................................ 4

7.

SIMULACIONES DE LOS BLOQUES A IMPLEMENTAR......................................5

7.1

SUMADOR/RESTADOR............................................................................. 5

7.2

MULTIPLICADOR...................................................................................... 7

7.3

SELECTOR DE OPERACIN......................................................................8

7.4

INTERPRETACIN DE BINARIO A BCD.....................................................9

8.

ANLISIS LGICO DE LOS CIRCUITOS A IMPLEMENTAR...............................12

8.1

SUMADOR/RESTADOR...........................................................................12

8.2

MULTIPLICADOR.................................................................................... 13

8.3

SELECTOR DE OPERACIN....................................................................13

8.4

INTERPRETACIN DE BINARIO A BCD...................................................14

9.

ANLISIS DE COSTOS PROBLABLE..............................................................17

10.1 SUMADOR/RESTADOR............................................................................ 17
10.2 MULTIPLICADOR..................................................................................... 18
10.3 SELECTOR DE OPERACIN.....................................................................18
10.4 INTERPRETACIN DE BINARIO A BCD.....................................................18
10.5 CIRCUITO COMPLETO............................................................................. 18

10.

APORTE PERSONAL.................................................................................. 19

11.

CONCLUSIONES....................................................................................... 19

12.

RECOMENDACIONES................................................................................ 19

13.

REFERENCIAS.......................................................................................... 20

1. TEMA
Manejo de circuitos integrados sumadores (Diseo de un sumador/restador y
multiplicador en BCD por medio de la utilizacin de circuitos sumadores)

2. JUSTIFICACIN
El aporte terico es de gran ayuda para el aprendizaje y la comprensin del uso
de circuitos sumadores; para comprender el funcionamiento de los circuitos
integrados aritmticos como el sumador el sustento terico enriquece la
manera en que es tratado y sobretodo sirve de base para una mejor
comprensin, como una base en la cual algunas dudas se disipan, y poder as
realizar las prcticas con una previa preparacin y conocimiento.
Aqu se presenta a manera de referencia, la informacin terica necesaria para
realizar un circuito que represente tres operaciones aritmticas bsicas por
medio de la utilizacin de circuitos integrados sumadores.

3. OBJETIVO GENERAL
Comprender el manejo y uso de circuitos integrados sumadores para poder
resolver problemas que impliquen el anlisis lgico detallado de cada caso que
se presente para mediante este dar una solucin prctica.

4. OBJETIVOS SECUNDARIOS

Analizar los tipos y las diferentes partes con las que cuenta los circuitos
integrados sumadores y que realiza cada una de ellas previo a realizar
cualquier conexin.
Comprender la lgica de transformacin de cdigo binario a cdigo BCD
para poder construir circuitos que impliquen el manejo de displays y
decodificadores BCD sin necesidad de que este reciba entradas en
formato decimal
Comprender la lgica de diferentes circuitos analizados en clase
(sumador/restador y multiplicador utilizando circuitos sumadores) para
llevarlos a un simulador que indique su funcionamiento en conjunto con
los decodificadores BCD y sus displays que reciben datos en binario.

5. RESUMEN
El informe presentado a continuacin explica paso a paso como se podran
realizar las conexiones para poder implementar un circuito que realice 3
operaciones aritmticas fundamentales como son suma, resta y multiplicacin
mediante el uso de circuitos integrados de baja escala y media escala de
integracin, tomando como elemento principal el circuito sumador 74LS283,
este informe explica tambin por medio de la lgica como convertir el sistema
binario que ser aquel que se utilizar en la entrada, a sistema BCD que ser el
utilizado en la salida de respuestas, es necesario identificar paso a paso los
bloques que sern utilizados para la unin de todo el circuito en la simulacin,

estos estn divididos en 4 partes, un multiplicador, un sumador restador, un

selector de operacin y un interpretador de cdigo binario a BCD.

6. FUNDAMENTO TERICO
El sumador digital es un circuito combinacional que realiza la operacin
aritmtica de sumar dos o ms datos. La operacin suma es la base de las
unidades de cmputo en un sistema de procesamiento digital debido a que las
operaciones de resta, multiplicacin y divisin pueden crearse a partir de sta.
Por ejemplo, la resta de dos nmeros binarios se puede expresar como la suma
del minuendo ms el complemento a dos del sustrayendo; por otra parte el
producto y la divisin de dos nmeros se obtienen realizando operaciones
recursivas de sumas y restas respectivamente. En la figura se muestra un
bloque sumador genrico de un bit, donde los datos a sumar son de un bit cada
uno. El circuito debe tener una salida que corresponde con el resultado
aritmtico y otra que seala el acarreo de la operacin. Debido a que no posee
acarreo de entrada, el circuito se conoce como semisumador; y esto hace que
no pueda ser acoplado en cascada directamente con otros bloques del mismo
tipo. Sin embargo, el acoplamiento de los bloques semisumadores puede
obtenerse a travs de circuitos de compuertas. La solucin a este problema se
resuelve en la figura 5.33, donde se agrega un bit de acarreo en la entrada del
circuito de forma que pueda ser utilizado para realizar expansiones de
sumadores digitales con varios bloques de un solo bit acoplados en serie o en
cascada.

Ilustracin 1 Ejemplo del uso de circuitos sumadores

Los circuitos integrados MSI 7483 y 74182 sirven para sumar datos binarios de
cuatro y ms bits; tambin, agregando algunos dispositivos y compuertas
digitales en el circuito, se pueden obtener restadores, comparadores o
convertidores de cdigo numrico. Con dos o ms chips 7483 se hacen
expansiones superiores a cuatro bits en el tamao de los datos a ser
4

procesados, formando circuitos acoplados en cascada. Las expansiones

realizadas con el 74182 se implementan utilizando la tcnica de acarreo
anticipado obteniendo menor tiempo de respuesta en el procesamiento de los
datos.

7. SIMULACIONES DE LOS BLOQUES A IMPLEMENTAR

7.1 SUMADOR/RESTADOR

Ilustracin 2 Caja negra del circuito sumador restador

Ilustracin 3 Simulacin circuito sumador restador binario de 4 bits

Consideracin 1

Est dado en la salida de suma y selector resta en un 74LS02, si el

resultado se encuentra en alto, el resultado de suma ser todo en bajo y si
el resultado se encuentra en bajo el resultado ser la suma.

Consideracin 2

Est dado en la salida de acarreo resta invertido y selector suma en un

74LS02, si el resultado se encuentra en alto, el resultado resta acarreo ser
todo en bajo y si el resultado se encuentra en bajo el resultado ser la resta
acarreo.

Consideracin 3

Est dado en la salida de acarreo resta y selector suma en un 74LS02, si el

resultado se encuentra en alto, el resultado resta sin acarreo ser todo en
bajo y si el resultado se encuentra en bajo el resultado ser la resta sin
acarreo.

Consideracin 4

Est dado en el resultado de selector suma y selector resta en un OR, el

cual ingresa a un 74LS08 junto con el resultado del proceso general, para
validar que si no se elige un proceso el resultado sea 0.

+ 1001
1111
suma A+ B=
[1]1000

+ 1001
0100
Resta A< B AB=1001 =
1011 [0]1101

1011
0110
Resta A> B AB=1011 =
1001 [ 1 ] 0001
+1
0010

+ 1001
0110
R esta A=B AB=1001=
1001 [0 ]1111

7.2 MULTIPLICADOR

Ilustracin 4 Simulacin multiplicador de nmeros binarios de 4 bits

Con ayuda de las compuertas and se realizan 16 productos desde p1 a

p16, debido a que p1 no se suma con ningn otro ya es la primera
respuesta.
Despus se realiz la primera suma (cuadro naranja) con la ayuda del
sumador 74283, en el caso de que existiera acarreo, este se lo enva a la
entrada del siguiente sumador del cuadro azul.

B1
A1

B2
A2

B3
A3

B4
A4
8

R8

P16
R7

P12
P15
R6

P8
P11
P14
R5

P4
P7
P10
P13
R4

P3
P6
P9

P2
P5

P1

R3

R2

P1

Luego de realizar la suma del cuadro azul el resultado es enviado al

ltimo sumador unto con el cuadro rojo.
Finalmente las respuestas desde R2 a R8 son un bit de la multiplicacin

7.3 SELECTOR DE OPERACIN

Ilustracin 5 Simulacion circuito selector de operacin suma, resta, multiplicacin

7.4 INTERPRETACIN DE BINARIO A BCD

Ilustracin 6 Simulacin circuito de interpretacin de binarios a BCD

10

Ilustracin 7 Esquema de interpretacin para convertir de binario a BCD

11

Ilustracin 8 Esquema de interpretacin para convertir de binario a BCD

12

8. ANLISIS LGICO DE LOS CIRCUITOS A

IMPLEMENTAR
8.1 SUMADOR/RESTADOR
Ingreso:

2 nmeros de 4bits
1 selector suma on/of
1 selector resta on/of

Suma:
Mediante el sumador 74LS283 se procede a sumar los 2 nmeros de 4bits,
con lo que se ingresa a un 74LS02, junto con el selector resta en cada bit
(condicin 1). En este paso se considera que si se encuentra en ON el
selector resta la salida del 74LS02 ser 0 en cada bit y si se encuentra OFF
se procede a otro 74LS02 en cada bit junto a el resultado de la resta.
Resta:
Mediante el 74LS04 se invierte el numero B de 4bits para continuar con a
sumar A+B invertido mediante el 74LS283 si el resultado no tiene acarreo
quiere decir que A<B y si tiene acarreo quiere decir que A>B.
Resta Acarreo.
Se ingresa el resultado a un 74LS283 junto con el acarreo para encontrar la
resta. El resultado entra a un 74LS02 junto con el resultado entre selector
suma y el acarreo invertido de resta, en una compuerta OR (condicin 2).
El resultado entra a una compuerta 74LS02 junto con el resultado de resta
sin acarreo.
Resta sin acarreo.
Se invierte la salida de la Suma A+B invertido para entrar a un 74LS02 junto
con el resultado entre la entrada del complemento de la suma A+B
invertido y el selector suma en una compuerta OR (condicin 3).
El resultado entra a una compuerta 74LS02 junto con el resultado de resta
con acarreo.
Resultado.
El resultado entre resta acarreo y resta sin acarreo entra a un 74LS04 y su
resultado a un 74LS02 junto con resultado suma para permitir el paso de
valores en alto, los cuales entran a un 74LS08 para validar si el proceso se
encuentra en suma o resta, caso contrario la salida es 0 (condicin 4).
13

El ltimo bit se consider el acarreo de suma teniendo en cuenta la

(consideracin 1).
Salida en nmero de 5bits
Signo.
Parte del anlisis de un comparador entre A y B. el signo es negativo, si
A<B esta en alto y si selector resta se encuentra en alto caso contrario, no
se visualiza el signo.
Error
Se consider el error de si se encuentra en alto selector suma y selector
resta, encendiendo un led en el resultado de, la entrada de selector suma
invertido y selector resta invertido, a un 74LS02.
El sumador/restador en binario de salida de 5bits tuvo un comportamiento
slido y cumpliendo con todas las condiciones requeridas, se valid signos
negativos en resultado y se trat de optimizar tratando de usar por completo
todas las compuertas lgicas para usar un menor espacio, y a la vez tener una
sola salida de datos del proceso.

8.2 MULTIPLICADOR
Para el circuito multiplicador de 4x4 bits se realiz el siguiente anlisis

R
8

P
1
6
R
7

P
1
2
P
1
5
R
6

P
8
P
1
1
P
1
4
R
5

B
1
A
1
P
4
P
7
P
1
0
P
1
3
R
4

B
2
A
2
P
3
P
6

B
3
A
3
P
2
P
5

B
4
A
4
P
1

R
2

P
1

P
9

R
3

14

Debido a que existen ciertas operaciones como multiplicaciones y sumas,

se implement en el circuito compuertas and y sumadores 74283.

8.3 SELECTOR DE OPERACIN

Para el selector de operacin utilizaremos 2 bits de entrada que nos

proveern de las combinaciones suficientes para poder escoger una
operacin de las 3 solicitadas, la tabla de verdad del selector de
operacin es la siguiente:
A
0
0
1
1

B
0
1
0
1

OPERACIN
SUMA
RESTA
MULTIPLICACI
N

Al analizar la tabla anterior observamos claramente que el bloque a

implementar es sumamente sencillo y que no necesita de componentes
complicados, ms bien simplemente circuitos integradores de baja
escala como son las compuertas lgicas.

8.4 INTERPRETACIN DE BINARIO A BCD

Los 7 bits entrantes se los divide en dos grupos, el A con los bits de 1,
2, 4 y 8, y el grupo B con los bits de 16, 32 y 64.
El grupo B servir para establecer condiciones que servirn para el
factor de arreglo (+6) que se necesita en el grupo A.
El primer arreglo se efectuar solo si B es igual a 0 (B<1) y A es
menor que 10, caso contrario se sumar cero.
DECI
MAL
0
1
2
3
4
5
6
7
8
9
10

B
0
0
0
0
0
0
0
0
0
0
0

A1

0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010

+6
1000
15

El segundo sumador tiene las condiciones de negar la suma si B=0,

o si B=1 tambin debe cumplir que 5<A1<10.
DECI
MAL
10

A1

A2

1010

11

1011

12

1100

13

1101

14

1110

15

1111

16

0000

17

0001

18

0010

19

0011

20

0100

1000
0
1000
1
1001
0
1001
1
1010
0
1010
1
1011
0
1011
1
1100
0
1100
1
1000
0

+6

+12

Este y los dems sumadores sern activados adems de las

condiciones locales, de que se haya efectuado la suma de 6 en el
anterior sumador.
El tercer sumador tiene las condiciones de negar la suma si B=1 y
A2<10
DECI
MAL
20
21

A2

A3

0100

0101

1000
0
1000
1

+12

16

22

1001
0
23
1
0111
1001
1
24
1
1000
1010
0
25
1
1001
1010
1
26
1
1010
1011
0
27
1
1011
1011
1
28
1
1100
1100
0
29
1
1101
1100
1
30
1
1110
1000
+18
0
..

El cuarto sumador tiene las condiciones de negar la suma si B=1, o

si B=2 tambin debe cumplir que 1<A3<10.
DECI
MAL
30

0110

A3

A4

1110

31

1111

32

10

0000

33

10

0001

34

10

0010

35

10

0011

36

10

0100

37

10

0101

38

10

0110

39

10

0111

40

10

1000

1000
0
1000
1
1001
0
1001
1
1010
0
1010
1
1011
0
1011
1
1100
0
1100
1
1000
0

+18

+24

17

El quinto sumador tiene las condiciones de negar la suma si B=2, o

si B=3 tambin debe cumplir que 7<A4<10.
DECI
MAL
40

A4

A5

10

1000

41

10

1001

42

10

1010

43

10

1011

44

10

1100

45

10

1101

46

10

1110

47

10

1111

48

11

0000

49

11

0001

50

11

0010

1000
0
1000
1
1001
0
1001
1
1010
0
1010
1
1011
0
1011
1
1100
0
1100
1
1000
0

+24

+30

El sexto sumador tiene las condiciones de negar la suma si B=3 y

A5<10
DECI
MAL
50

A5

A6

11

0010

51

11

0011

52

11

0100

53

11

0101

1000
0
1000
1
1001
0
1001
1

+30

18

54

1010
0
55
11
0111
1010
1
56
11
1000
1011
0
57
11
1001
1011
1
58
11
1010
1100
0
59
11
1011
1100
1
60
11
1100
1000
+36
0

El sptimo sumador tiene las condiciones de negar la suma si B=3, o

si B=4 tambin debe cumplir que 3<A6<10.
DECI
MAL
60

11

0110

A6

A7

11

1100

61

11

1101

62

11

1110

63

11

1111

64

100

0000

65

100

0001

66

100

0010

67

100

0011

68

100

0100

69

100

0101

70

100

0110

71

100

0111

1000
0
1000
1
1001
0
1001
1
1010
0
1010
1
1011
0
1011
1
1100
0
1100
1
1000
0
1000
1

+36

+42

19

El octavo y ltimo sumador tiene las condiciones de negar la suma si

B=4 y A5<10
DECI
MAL
70

A7

A8

100

0110

71

100

0111

72

100

1000

73

100

1001

74

100

1010

75

100

1011

76

100

1100

77

100

1101

78

100

1110

79

100

1111

80

101

0000

81

101

0001

1000
0
1000
1
1001
0
1001
1
1010
0
1010
1
1011
0
1011
1
1100
0
1100
1
1000
0
1000
1

+42

+48

El A8 ser mi binario de mi primer dgito que ser de mis unidades.

Cada vez que se haga una suma de 6, se ir sumando uno a un
sumador que finalizar imprimiendo el dgito de las decenas.

9. ANLISIS DE COSTOS PROBLABLE

10.1 SUMADOR/RESTADOR
ELEMENTO
SUMADOR 74283
COMPUERTA NOT
7404
COMPUERTA 7402

CANTID
AD
3
4

COSTO
UNITARIO
1,07

COSTO
TOTAL
3,21

0,92

3,68

0,6

3,6
20

COMPUERTA 7408
COMPUERTA 7421
COMPUERTA OR 7432
DSIPLAY DE 7
SEGMENTOS

2
1
1
1

0,6
0,6
0,6

1,2
0,6
0,6

0,77

0,77
13.66

10.2 MULTIPLICADOR
ELEMENTO
compuertas AND
7408
sumadores 74283
8 estados lgicos

CANTID
AD
16

COSTO
UNITARIO

3
1

1.07
0,9

9.6
3.21
0.9
13.71

COSTO
UNITARIO
0.9
0,92
0,6

COSTO
TOTAL
0.9
0,92
3,6

0.6

COSTO
TOTAL

10.3 SELECTOR DE OPERACIN

ELEMENTO
SWITCH 2 ENTRADAS
COMPUERTA NOT 7404
COMPUERTA OR 7432
DSIPLAY DE 16
SEGMENTOS

CANTID
AD
1
1
1
2

0,77

1,54
6.06

10.4 INTERPRETACIN DE BINARIO A BCD

ELEMENTO
SUMADOR 74283
SWITCH 8 ENTRADAS
COMPARADOR 7485
COMPUERTA NOT
7404
COMPUERTA AND
7408
COMPUERTA NAND
7400

CANTID
AD
13
1
16
1
6
2

COSTO
UNITARIO
1,07
0.9
1,02
0,92
0,6
0,6

COSTO
TOTAL
13,91
0.9
16,32
0,92
3,6
1,2
21

DSIPLAY DE 7
SEGMENTOS

0,77

1,54
37,49

10.5 CIRCUITO COMPLETO

BLOQUE
SUMADOR/ RESTADOR
MULTIPLICADOR
INTERPRETACIN DE BINARIO
A BCD
SELECTOR
TOTAL

10.

6,06
125,46

APORTE PERSONAL

Para la divisin de dos nmeros binarios de 4bits, sabremos que es un

proceso anlogo a la multiplicacin, con la diferencia de que en lugar de
sumas sucesivas se realizarn restas sucesivas, es decir se sumar el
complemento de un nmero a otro, tomando en cuenta que en este tipo
de operaciones se debe saber qu nmero es mayor para realizar el
proceso.

11.

COSTO
13.66
13.71
37,49

CONCLUSIONES

El desarrollo del circuito fue una tarea compleja. Fue necesario redisear
al menos tres veces la etapa de multiplicacin para obtener resultados
diferentes y hallar un patrn entre estos al convertirlos del cdigo
binario a BCD. Esto prueba la complejidad que resulta de entender la
lgica que usan distintas personas para disear un mismo sistema de
conexiones.
Debido a la limitacin de diseo, hay que recalcar que en la realidad se
vale de microprocesadores y compuertas ms sofisticadas que ayudan a
disear el circuito con los mismos fines de manera ms simplificada y
prctica. Sin embargo armar el circuito con menores recursos, impulsa a
los estudiantes a valerse de las herramientas que proporciona el
conocimiento terico y lgico de la electrnica digital. Por tanto un
diseador capaz de resolver un problema de este tipo es aptamente
reconocido como un dominador de la materia tanto en su parte
conceptual como experimental.
Los circuitos sumadores a pesar de resolver un problema simple de
aritmtica, son un elemento muy til y base para programar
subsiguientes circuitos de memorias y procesadores numricos de datos.

22

Permiten determinar registros y por tanto el anlisis de procesos

repetidos.
Por medio del anlisis de las diferentes etapas de este informe podemos
concluir que gracias al uso de circuitos sumadores y compuertas lgicas
obtuvimos diferentes operaciones, la resta se logra convirtiendo a
negativo el segundo nmero y luego sumndolo. La multiplicacin se
hace mediante series de cambios y adiciones. Todas las operaciones
aritmticas se logran mediante una fila de sumadores completos.
Una larga fila de dgitos binarios casi siempre tendr un acarreo, y ese
acarreo tendr otro acarreo y as sucesivamente. Este proceso es
llamado "cascada". Al disear sumadores permite el tiempo suficiente
para hacer las sumas y la cantidad mxima de proceso en cascada. La
probabilidad de tener un acarreo al sumar dos bits es uno de cada
cuatro. La probabilidad de tener un acarreo al suman tres bits es uno de
cada dos y as sucesivamente.

12.

13.

RECOMENDACIONES
Simular previamente los circuitos para saber si la conexin que
realizaremos ser la adecuada y no causara algn tipo de
contratiempo.
Realizar las pruebas suficientes de las opciones que se pueden dar
previo a disearlas, ya que esto ayuda a entender o asimilar el
comportamiento de diferentes operaciones lgicas y as encontrar la
mejor manera de construirlas.
Investigar las relaciones que pueden tener cada circuito sumador con
otros circuitos integrados y de esta manera probar cambios para
facilitar el entendimiento de algn diseo.

REFERENCIAS

Data Sheets de los diferentes elementos utilizados en la implementacin

de los circuitos.
Sistemas digitales, principios y aplicaciones, Tocci, Widmer, Prentice Hall,
8va. Ed., 2003
Diseo digital, Wakerly, Pearson, 3ra. Ed., 2001
Apuntes realizados en clase
Introduccin a las Tcnicas Digitales con Circuitos integrados, Ginzburg,
Biblioteca Tcnica Superior, 9na. Ed., 2005

23

24