Manual

Proyecto de Arquitectura de Computadores
Sistemas de Entrada/Salida
Curso 2014/2015
Antonio Perez Ambite
Santiago Rodrguez de la Fuente
Departamento de Arquitectura y Tecnologa de Sistemas Informaticos
Facultad de Informatica
Universidad Politecnica de Madrid
Version 1.1
Febrero 2015
Indice general
1. Microprocesador MC68000
1.1. Modelo de programacion . . . . . . . . . . . . . . . .
1.1.1. Modelo de programacion del modo usuario .
1.1.2. Modelo de programacion del modo supervisor
1.1.3. Registro de estado . . . . . . . . . . . . . . .
1.2. Tipos de operandos y modos de direccionamiento . .
1.3. Organizacion de datos en registros . . . . . . . . . .
1.3.1. Registros de datos . . . . . . . . . . . . . . .
1.3.2. Registros de direcciones . . . . . . . . . . . .
1.4. Mapa de direcciones . . . . . . . . . . . . . . . . . .
1.4.1. Organizacion de datos en memoria . . . . . .
1.5. Excepciones e interrupciones . . . . . . . . . . . . .
1.5.1. Procesamiento de excepciones . . . . . . . . .
1.5.2. Tabla de vectores de excepcion . . . . . . . .
1.5.3. Procesamiento de interrupciones . . . . . . .
1.5.4. Excepcion de reset . . . . . . . . . . . . . . .
1.6. Juego de instrucciones . . . . . . . . . . . . . . . . .
1.6.1. Abreviaturas . . . . . . . . . . . . . . . . . .
1.6.2. Transferencia de datos . . . . . . . . . . . . .
1.6.3. Aritmeticas . . . . . . . . . . . . . . . . . . .
1.6.4. Logicas . . . . . . . . . . . . . . . . . . . . .
1.6.5. Desplazamientos . . . . . . . . . . . . . . . .
1.6.6. Manejo de bits . . . . . . . . . . . . . . . . .
1.6.7. Control del programa . . . . . . . . . . . . .
1.6.8. Control del procesador . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
2. Controlador de lneas serie MC68681

2.1. Transmision asncrona de caracteres por una lnea serie
2.2. Caractersticas de la DUART MC68681 . . . . . . . . .
2.3. Descripcion de los registros . . . . . . . . . . . . . . . .
2.3.1. Registros de modo 1 (MR1A y MR1B) . . . . . .
2.3.2. Registros de modo 2 (MR2A y MR2B) . . . . . .
2.3.3. Registros de estado (SRA y SRB) . . . . . . . .
2.3.4. Registros de seleccion de reloj (CSRA y CSRB) .
2.3.5. Registros de control (CRA y CRB) . . . . . . . .
2.3.6. Registros del buer de recepcion (RBA y RBB) .
i
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
1
1
1
1
3
3
5
5
5
5
5
6
7
7
7
9
9
9
13
17
23
25
31
32
34
.
.
.
.
.
.
.
.
.
35
35
36
36
38
38
38
39
39
40
Proyecto de EntradaSalida (20142015)
II
2.3.7.
2.3.8.
2.3.9.
2.3.10.
2.3.11.
Registros del buer de transmision (TBA y TBB)

Registro de control auxiliar (ACR) . . . . . . . . .
Registro de estado de interrupcion (ISR) . . . . . .
Registro de mascara de interrupcion (IMR) . . . .
Registro del vector de interrupcion (IVR) . . . . .
3. Programa ensamblador 68kasm

3.1. Llamada al programa ensamblador . . . . . . . . . . . .
3.2. Formato del codigo fuente . . . . . . . . . . . . . . . . .
3.2.1. Campo de etiquetas . . . . . . . . . . . . . . . .
3.2.2. Campo de operacion . . . . . . . . . . . . . . . .
3.2.3. Campo de operandos . . . . . . . . . . . . . . . .
3.2.4. Campo de comentario . . . . . . . . . . . . . . .
3.2.5. Smbolos . . . . . . . . . . . . . . . . . . . . . .
3.2.6. Expresiones . . . . . . . . . . . . . . . . . . . . .
3.2.7. Especificacion de los modos de direccionamiento
3.3. Instrucciones de bifurcacion . . . . . . . . . . . . . . . .
3.4. Pseudoinstrucciones . . . . . . . . . . . . . . . . . . . .
3.4.1. Set origin ORG . . . . . . . . . . . . . . . . . . . .
3.4.2. Equate EQU . . . . . . . . . . . . . . . . . . . . .
3.4.3. Define constant DC . . . . . . . . . . . . . . . . .
3.4.4. Define storage DS . . . . . . . . . . . . . . . . . .
3.4.5. Set symbol SET . . . . . . . . . . . . . . . . . . .
3.4.6. Define register set REG . . . . . . . . . . . . . . .
3.4.7. Define constant block DCB . . . . . . . . . . . . .
3.5. Formato del listado ensamblador . . . . . . . . . . . . .
3.6. Ejemplos . . . . . . . . . . . . . . . . . . . . . . . . . .
4. Simulador BSVC
4.1. Carga de computador virtual . . . . . . . . . .
4.2. Carga de un programa objeto . . . . . . . . . .
4.3. Men
us de la ventana de manejo del simulador .
4.4. Botones de la ventana de manejo del simulador
4.5. Resultados de la ejecucion de un programa . .
4.6. Errores conocidos . . . . . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
40
40
40
41
41
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
43
43
44
44
44
44
44
45
45
45
45
46
46
46
47
48
48
48
48
49
49
.
.
.
.
.
.
51
51
53
53
54
54
55
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
5. Enunciado del proyecto: E/S mediante interrupciones
57
A. Instalaci
on del entorno de la pr
actica en un computador con sistema operativo Linux
A.1. Instalacion en Linux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A.1.1. Obtencion del entorno . . . . . . . . . . . . . . . . . . . . . . . . . . .
A.1.2. Instalacion del paquete . . . . . . . . . . . . . . . . . . . . . . . . . .
A.2. Compilacion de bsvc en Linux . . . . . . . . . . . . . . . . . . . . . . . . . . .
A.2.1. Obtencion del entorno . . . . . . . . . . . . . . . . . . . . . . . . . . .
A.2.2. Instalacion del paquete . . . . . . . . . . . . . . . . . . . . . . . . . .
A.3. Conexion remota a batman . . . . . . . . . . . . . . . . . . . . . . . . . . . .
89
89
89
89
90
90
90
91

INDICE GENERAL
III
B. Depuraci
on de fallos que se manifiesten como excepciones en el procesador
MC68000
93
B.1. Identificacion la instruccion que provoco la excepcion . . . . . . . . . . . . . . 94
B.2. Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
IV
Captulo 1
Microprocesador MC68000
El microprocesador MC68000 fue introducido en 1979 y es el primer microprocesador de la
familia M68000 de Motorola. Es un procesador CISC, aunque posee un juego de instrucciones
muy ortogonal, tiene un bus de datos de 16 bits y un bus de direcciones de 24 bits.
1.1.
Modelo de programaci
on
El MC68000 fue uno de los primeros microprocesadores en introducir un modo de ejecucion

privilegiado. As, las instrucciones se ejecutan en uno de los dos modos posibles:
Modo usuario: este modo proporciona el entorno de ejecucion para los programas de aplicacion.
Modo supervisor: en este modo se proporcionan algunas instrucciones privilegiadas que
no estan disponibles en el modo usuario. El software de sistema y el sistema operativo
ejecuta en este modo privilegiado.
1.1.1.
on del modo usuario
El modelo de programacion del modo usuario es com

un para todos los microprocesadores
de la familia M68000. Este modelo contiene (ver figura 1.1) 16 registros de 32 bits de proposito
general (D0D7, A0A7), un contador de programa (PC, Program Counter) de 32 bits y un
registro de estado de 8 bits (CCR, Condition Code Register).
Los primeros 8 registros (D0D7) se usan para almacenar operandos de un octeto (byte =
8 bits), una palabra (word = 16 bits) o de una palabra larga (longword = 32 bits). El otro
grupo de 7 registros (A0A6) y el puntero de pila de usuario (A7 o USP, User Stack Pointer)
se pueden usar como registros de direcciones o punteros de pila de usuario, en particular
el registro A6 se suele utilizar como puntero de marco (FP, Frame Pointer). Estos registros
de direcciones solo se pueden usar para operandos de una palabra o de una palabra larga,
pero no de un octeto. Todos estos 16 registros se pueden usar como registros ndices en los
desplazamientos m
ultiples.
1.1.2.
on del modo supervisor
En el modelo de programacion del modo supervisor estan disponibles todos los registros
del modo usuario y otros adicionales. Los registros adicionales de este modo para el procesador

31
16 15
8 7
0
D0
D1
D2
D3
D4
OCHO
REGISTROS
DE DATOS
D5
D6
D7
31
16 15
0
A0
A1
A2
A3
SIETE
REGISTROS
DE DIRECCIONES
A4
A5
A6
A7 (USP)
PUNTERO DE
PILA DE USUARIO
PC
CONTADOR DE
PROGRAMA
CCR
REGISTRO DE
ESTADO
Figura 1.1: Modelo de programacion de usuario
MC68000 se muestran en la figura 1.2.

31
16 15
0
A7 (SSP)
PUNTERO DE
PILA DE SUPERVISOR
SR
REGISTRO DE
ESTADO
8 7
CCR
Figura 1.2: Modelo de programacion de supervisor
En este modo se tiene acceso al octeto de mayor peso del registro de estado y se dispone
de un puntero de pila de supervisor (A7 o Supervisor Stack Pointer). De este modo, si se
referencia el registro A7 se referencia el USP o el SSP dependiendo del modo de ejecucion.
Como es habitual, desde el modo supervisor se tiene acceso al puntero de pila de usuario,
pero no a la inversa.
1.1.3.
Registro de estado
El registro de estado (ver figura 1.3) tiene 16 bits, aunque los bits 5, 6, 7, 11, 12 y 14 no
se usan en el MC68000 y estan reservados para uso futuro. El octeto de menor peso (octeto
de usuario) contiene los siguientes biestables de estado: desbordamiento (O, Overflow), cero
(Z, Zero), negativo (N, Negative), acarreo (C, Carry) y precision extendida (X, Extend). El
octeto de mayor peso (octeto de sistema) contiene biestables de control de modo para modo
traza (T, Trace) y supervisor (S, supervisor), as como la mascara de interrupcion (I2 ,I1 ,I0 ).
BYTE DE SISTEMA
9
BYTE DE USUARIO
15
13
10
I2 I1 I0
XNZ VC
ACARREO
DESBORDAMIENTO
CERO
NEGATIVO
PRECISION EXTENDIDA
MODO TRAZA
MODO SUPERVISOR
MASCARA DE INTERRUPCION
Figura 1.3: Registro de estado
1.2.
Tipos de operandos y modos de direccionamiento
El procesador MC68000 soporta los siguientes tipos de operandos:

1. Bits.
2. Decimal Codificado en Binario (BCD) de 4 bits por dgito.
3. Octetos (8 bits)
4. Palabras (16 bits)
5. Palabras largas (32 bits)
Existen nemonicos especficos para operandos de bits y BCD. Sin embargo, para distinguir
entre octetos, palabras y palabras largas se a
nade un sufijo al nemonico en cuestion. De este
modo, MOVE.B indica operandos de 8 bits (B, Byte), MOVE.W operandos de 16 bits (W, Word)
y MOVE.L operandos de 32 bits (L, Longword).
En cuanto a los modos de direccionamiento, el MC68000 proporciona 14 modos de direccionamiento que se pueden agrupar en los siguientes 7 tipos basicos:
1. Directo a registro
2. Absoluto
3. Indirecto a registro
4. Relativo a contador de programa.

5. Relativo a registro base.
6. Inmediato
7. Implcito
La tabla 1.1 detalla cada uno de los modos de direccionamientos del MC68000.
Modo
Directo a registro
de datos
de direccion
Absoluto
corto
largo
Indirecto a registro
con postincremento
con predecremento
Relativo a PC
con desplazamiento m
ultiple
Relativo a registro base
con desplazamiento m
ultiple
Inmediato
byte, palabra o palabra larga
corto
Implcito a registro
Leyenda: EA =
Dn =
An =
CO =
d8 =
d16 =
N =
=
Xn =
SR =
PC =
USP=
SSP =
Calculo de la direccion
Sintaxis
EA=Registro de dato n
EA=Registro de direccion n
Dn
An
EA=Siguiente palabra en CO
EA=Siguientes dos palabras en CO
EA=An
EA=An, An An+N
An AnN, EA=An
EA=PC+d16
EA=PC+Xn+d8
EA=An+d16
EA=An+Xn+d8
(XXX).W
(XXX).L
(An)
(An)+
-(An)
(d16 ,PC)
(d8 ,PC,Xn)
(d16 ,An)
(d8 ,An,Xn)
DATA=Siguientes bytes en CO
DATA=3 bits en CO
EA=SR,USP,SSP,PC
#< data >

#< data >
SR,USP,SSP,PC
Direccion efectiva
Registro de datos
Registro de direcciones
Codigo de operacion
Desplazamiento de 8 bits
Desplazamiento de 16 bits
1 para byte, 2 para palabra y 4 para palabra larga
Sustituye
Registro de datos o direcciones usado como ndice en los desplazamientos m
ultiples
Registro de estado
Registro contador de programa
Registro puntero de pila de usuario
Registro puntero de pila de supervisor
Tabla 1.1: Modos de direccionamiento
1.3.
Organizaci
on de datos en registros
Los ocho registros de datos proporcionan soporte para operandos de 1, 8, 16 o 32 bits. Los
siete registros de direcciones y el puntero de pila activo proporcionan soporte para direcciones
de 32 bits.
1.3.1.
Registros de datos
Cada registro de datos contiene 32 bits. Los operandos de octeto ocupan los 8 bits de
menor peso, los de palabra los 16 bits de menor peso y los de palabra larga los 32 bits. El bit
menos significativo se direcciona como bit 0 y el mas significativo como bit 31.
Si alguno de estos registros se usa como fuente o destino de una operacion de tama
no
inferior a palabra larga, solo se modifica la parte de menor peso correspondiente y la parte
de mayor peso permanece inalterada.
1.3.2.
Registros de direcciones
Estos registros de direcciones (junto con el puntero de pila) tienen 32 bits y contiene
una direccion completa de 32 bits. Los registros de direcciones no proporcionan soporte para
operandos de byte. A diferencia de los registros de datos, si un registro de direcciones se
usa como destino, el registro completo se modifica aunque la operacion tenga un tama
no
de palabra. En este caso, se extiende el signo de los operandos antes de la realizacion de la
operacion.
1.4.
Mapa de direcciones
Los procesadores de la familia M68000 tienen un u

nico espacio o mapa de direcciones. De
este modo, en dicho mapa de direcciones se deben ubicar tanto los dispositivos que configuran
la memoria principal como los controladores de perifericos. Por lo tanto, dentro del juego de
instrucciones, no existen instrucciones especficas de Entrada/Salida, sino que todas las instrucciones se podran utilizar para direccionar tanto memoria principal como los controladores
de periferico.
Aunque el MC68000 posee registros de direcciones de 32 bits de ancho, solo dispone 24
bits en el bus de direcciones1 . Como posee direccionamiento a nivel de byte, puede direccionar
224 Bytes es decir 16 Megabytes. Lo habitual es reservar las u
ltimas direcciones del mapa
para ubicar los controladores de perifericos.
1.4.1.
Organizaci
on de datos en memoria
El MC68000 proporciona direccionamiento a nivel de byte con una organizacion big

endian como se muestra en la figura 1.4. Como se observa, el byte de mayor peso tiene
asignado una direccion menor que la del byte de menor peso.
Las instrucciones y operandos de varios bytes se deben almacenar en direcciones pares.
De otro modo, se genera la excepcion Address Error si se intenta acceder a un operando de
m
as de un byte con una direccion impar. En particular, los operandos de tama
no de palabra
1
En realidad, existen desde el A1 hasta el A23 para direccionar palabras y dos lneas adicionales UDS y
LDS (Upper y Lower Data Strobes) para seleccionar el byte de mayor peso, el de menor peso o ambos de cada
palabra.

15
14
13
12
11
10
DIRECCION
$000000
BYTE 000000
$000002
BYTE 000002
$000004
BYTE 000004
PALABRA 0
PALABRA 1
PALABRA 2
BYTE 000001
BYTE 000003
BYTE 000005
.
.
.
$FFFFFE
BYTE FFFFFE
PALABRA 7FFFFF
BYTE FFFFFF
Figura 1.4: Organizacion de palabras en memoria
larga se almacenan en dos palabras consecutivas. Es decir, si la primera palabra se ubica en

la direccion n (n debe ser par), la segunda palabra se ubica en la direccion n+2.
1.5.
Excepciones e interrupciones
El termino excepcion denota comportamientos anomalos o no deseados por el programa en

ejecucion, tal es el caso de los cepos o traps y las interrupciones. Cuando se presenta un suceso
como una division por cero, un error en el bus, una violacion de privilegios o un controlador
de periferico solicita un interrupcion, se abandona el procesamiento de las instrucciones del
programa en ejecucion y se ejecuta la secuencia o ciclo de reconocimiento de excepciones.
Por lo tanto, las interrupciones que solicitan los controladores de periferico son un caso
particular de las excepciones. Entre las excepciones que trata el MC68000 se encuentran:
Excepci
on de reset Es la que se procesa al activar RESET y HALT de forma simult
anea
y supone una reinicializacion del procesador.
Errores de bus y de direcci
on Un error de bus se produce cuando desde el exterior se
activa la se
nal BERR en un ciclo de bus, y un error de direccion, cuando se intenta
acceder con direccion impar a palabras o dobles palabras. En ambos casos se suspende
el ciclo de memoria y se trata la excepcion, en este caso no se puede completar la
ejecucion de la instruccion.
Traza Se procesa al final de cada instruccion si esta activo el bit de traza del registro de
estado. Se utiliza para la depuracion de programas.
Instrucci
on ilegal Se procesa cuando se intenta ejecutar un codigo de instruccion no implementado. Dos casos especiales son los codigos de instruccion destinados a los coprocesadores de coma flotante y memoria paginada, que tienen vectores especficos. Estos
codigos comienzan con las secuencias 1111 y 1010.
Violaci
on de privilegio Se produce cuando se intenta ejecutar en modo usuario instrucciones que solo se pueden ejecutar en modo supervisor.
TRAP La propia instruccion TRAP procesa una de las 16 excepciones TRAP que expresa
un operando inmediato. Se utiliza para solicitar servicios del sistema operativo.
TRAPV Se procesa la excepcion si se cumple la condicion de overflow al ejecutar una
instruccion TRAPV.
CHK Se procesa la excepcion si ejecutando la instruccion CHK se detecta un desbordamiento
de rango. Se utiliza para dar soporte a los lenguajes de alto nivel2 que poseen rangos
en tipos enteros, como por ejemplo el ndice de un vector.
Divisi
on por 0 Se provoca la excepcion si en una instruccion de division el cociente es 0.
Interrupci
on Se procesa al final de una instruccion si se solicita una interrupcion por las
lneas de interrupcion IP L2, IP L1 e IP L0, con una prioridad mayor a la codificada
en los bits I2 , I1 y I0 del registro de estado.
1.5.1.
Procesamiento de excepciones
En procesamiento de cualquier excepcion, supone almacenar en la pila el registro de estado

y contador de programa3 . A continuaci
on, se lleva el contenido de la entrada correspondiente
de la tabla de vectores al PC y se procede a ejecutar instrucciones. Por lo tanto, en la entrada
correspondiente de la tabla de vectores debe de almacenarse previamente la direccion de la
rutina de tratamiento de la excepcion. Ademas, se coloca a 1 el bit S del registro de estado
y por lo tanto las rutinas de tratamiento de excepciones se ejecutan en modo privilegiado.
Existe una instruccion especfica para retornar de rutina de excepcion (RTE). Esta instruccion restaura el contador de programa y el registro de estado que se almacenaron en la
pila durante el procesamiento de la excepcion. Por lo tanto, al restaurar el registro de estado,
restaura el bit S y se restaura el modo de ejecucion anterior.
1.5.2.
Tabla de vectores de excepci

on
La entrada de la tabla de vectores cuyo contenido se carga en el PC, viene predeterminada

para todas las excepciones excepto para las interrupciones de los perifericos. El MC68000 tiene
asignadas entradas distintas para cada tipo de excepcion, seg
un se muestra en la figura 1.5.
Cada entrada de esta tabla tiene 4 bytes, ya que almacena una direccion. Por lo tanto
ocupa 1 Kbytes. Ademas y a diferencia de los otros procesadores de la familia M68000, el
MC68000 no posee un registro base de la tabla de vectores. Por lo tanto, esta tabla siempre
debe estar ubicada a partir de la direccion 000000 y abarca hasta la direccion 0003FF.
1.5.3.
Procesamiento de interrupciones
Las interrupciones son un caso particular de excepciones y su procesamiento es ligeramente

diferente. Las principales diferencias se refieren a:
2
3
Es decir, todos menos C

En el procesamiento de las excepciones de direcci
on y bus, el procesador almacena en pila m
as informaci
on.

N
umero
vector
0
2
3
4
5
6
7
8
9
10
11
12-14
15
16-23
24
25-31
32-47
48-63
64-255
Direcci
on
Dec Hex
0
000
4
004
8
008
12
00C
16
010
20
014
24
018
28
01C
32
020
36
024
40
028
44
02C
48
030
60
03C
64
040
96
060
100
064
128
080
192 0C0
256
100
Excepci
on
Reset: SSP inicial
Reset: PC inicial
Error de bus
Error de direcci
on
Instrucci
on ilegal
Divisi
on por 0
Instrucci
on CHK
Instrucci
on TRAPV
Violaci
on de privilegio
Traza
Emulador instrucci
on 1010
Emulador instrucci
on 1111
Reservado
Vector Int. no inicializado
Reservado
Interrupci
on esp
urea
Autovectores 1-7
Instrucciones TRAP 0-15
Reservado
Vectores de interrupci
on
Figura 1.5: Tabla de vectores de excepcion del MC68000

Enmascaramiento selectivo. Solo se procesa la interrupcion, al final de la ejecucion de la
instruccion en curso, si el nivel de la solicitud4 es estrictamente superior al nivel almacenado en los bits I2 , I1 y I0 del registro de estado. Ademas del bit S, tambien se modifican
estos bits almacenando el nivel de la interrupcion que se procesa. As se enmascaran las
interrupciones de nivel igual o menor a la que se ha reconocido. La instruccion (RTE)
restaura el registro de estado, por lo tanto restaura el nivel de interrupcion anterior.
Vectorizaci
on. A diferencia de las excepciones propiamente dichas, los controladores de
perifericos deben suministrar un vector de interrupcion de un byte5 . Este vector es el
n
umero de la entrada de la tabla de vectores donde esta almacenada la direccion de su
rutina de tratamiento.
Por lo tanto, durante la secuencia de reconocimiento de interrupciones se producen
varios ciclos de bus para obtener la direccion de la rutina de tratamiento de la interrupcion.
1. El ciclo de bus de reconocimiento de interrupciones cuyo objetivo es leer el vector
de interrupcion. Este vector debe estar comprendido entre 64 y 255 (ver tabla 1.5).
2. El vector de interrupcion ledo se multiplica por 4 para obtener la direccion de la
entrada correspondiente de la tabla de vectores. Con la direccion obtenida se inicia
4
Excepto las de nivel 7 que no con enmascarables

Tambien existe la posibilidad de interrupciones autovectorizadas para compatibilidad con perifericos de
otras familias distintas a la M68000
5
un ciclo de bus para leer la direccion de comienzo de la rutina de interrupcion.

Esta direccion almacenada en la tabla de vectores se lleva al PC y se comienza a
ejecutar la rutina de tratamiento.
1.5.4.
Excepci
on de reset
Cuando se reinicia el computador, se produce la excepcion de RESET. Durante el procesamiento de esta excepcion no se almacena nada en la pila, ya que se usa para iniciar o
reiniciar el procesador.
Los pasos mas destacables de esta excepcion son:
Se lee el contenido de los 4 primeros bytes de la memoria y se llevan al SSP (puntero
de pila de supervisor).
Se lee el contenido de los siguientes 4 bytes y se llevan al PC.
Se colocan a 1 los bits S, I2 , I1 y I0 del registro de estado. Por lo tanto, se va iniciar la
ejecucion de instrucciones en modo privilegiado y con las interrupciones inhibidas.
Se realiza el fetch de la instruccion apuntada por el PC y se comienza la ejecucion de
instrucciones.
Por lo tanto, se debe colocar la direccion de inicio del programa en las direcciones 000004
- 000007 y el puntero de pila inicial en las direcciones 000000 - 000003. Ademas, cuando
se este en condiciones de reconocer interrupciones se debe colocar 000 en los biestables de
m
ascara de interrupcion I2 , I1 y I0 del registro de estado.
1.6.
Juego de instrucciones
Las instrucciones se resumen en el conjunto de tablas ubicadas a partir de la pagina 13.

En ellas se representan el nemonico de las operaciones, los operandos posibles, los bytes que
ocupan, el n
umero de ciclos de reloj que consumen, los bits de estado que se modifican y un
peque
no resumen de la operacion que ejecutan.
Los posibles operandos se representan de forma abreviada. La descripcion de estas abreviaturas se encuentra en la seccion 1.6.1.
Se incluye una columna que determina el n
umero de ciclos de reloj que emplea cada
instruccion. El n
umero de ciclos aparece con el siguiente formato: t(r/w), donde la t determina
el n
umero total de ciclos de reloj que emplea el procesador en ejecutar esa instruccion, incluido
el ciclo de fetch. r determina cuantos ciclos de memoria se realizan en la instruccion, y w,
cuantos de escritura. En algunos casos aparece un signo +, que indica que hay que sumar
ciclos a los que aparecen, y que se emplean para calcular la direccion efectiva seg
un sea esta.
Lo que hay que sumar depende del direccionamiento, y se obtendra de la tabla 1.6. En ella
todas las w valen 0.
1.6.1.
Abreviaturas
Cuando aparece una X en un bit de estado, quiere decir que la operacion modifica el bit de
estado: 0 lo pone a 0 y 1 lo pone a 1. U quiere decir que quedara indefinido. Las abreviaturas
empleadas son:
10

Modo de direccionamiento
Pala.,byte
Larga
Dn
Directo a registro datos
0(0/0)
0(0/0)
An
Directo a registro direcciones
0(0/0)
0(0/0)
(An)
4(1/0)
8(2/0)
(An)+
Indirecto a registro con postincremento
4(1/0)
8(2/0)
-(An)
Indirecto a registro con predecremento
6(1/0)
10(2/0)
$Desp(An)
8(2/0)
12(3/0)
$Desp(An,I)
Relativo a registro base con desplazamien-
10(2/0)
14(3/0)
to m
ultiple
xxx.W
Absoluto corto
8(2/0)
12(3/0)
xxx.L
Absoluto largo
12(3/0)
16(4/0)
$Desp(PC)
Relativo a PC
8(2/0)
12(3/0)
$Desp(An,I)
Relativo a PC con desplazamiento m

ultiple
10(2/0)
14(3/0)
#xxx
Inmediato
4(1/0)
8(2/0)
Figura 1.6: Calculo de ciclos a partir de direcciones efectivas

addr: Direccion absoluta de 16 o 32 bits.
An:
Registro de direccion A0, A1,... A7.
bitb:
N
umero de bit de byte 0..7.
bitl:
N
umero de bit de doble palabra 0..31.
cc:
Codigo de condicion:
CC: Carry Clear: C
CS: Carry Set: C
EQ: Equal: Z
F: False: 0
GE: Greater Than or Equal:
(N V ) (N V )
GT: Greater Than:
(N V Z) (N V Z)
HI: High: C Z
LS: Low or Same: C Z
LE: Less Than or Equal:

Z (N V ) (N V )
LT: Less Than: (N V ) (N V )

MI: Minus: N
NE: Not Equal: Z

PL: Plus: N
T:
True: 1
VC: Overflow Clear: V

VS: Overflow Set: V
CCR: Condition Code Register. Byte de usuario del registro de estado.

count: Contador de desplazamiento 1-8.
count o Dn: Operando que puede ser count o Dn, indistintamente.
dadr: Direccion destino, modos de direccionamiento posibles:
Indirecto a registro (An).
Indirecto a registro con postincremento (An)+.
11
Indirecto a registro con predecremento -(An).

Relativo a registro base d16(An).
Indirecto a registro indexado con desplazamiento d8(An,i).
addr Direccion Absoluta.
dAn: Registro de direccion destino.
dDn: Registro de datos destino.
data3: 3 bits de dato inmediato.
Dn:
Registro de datos, n=0..7 (tama

nos de 8, 16 o 32).
d8:
Desplazamiento de 8 bits.
d16:
Desplazamiento de 16 bits.
i:
Registro ndice (An o Dn, en desplazamiento m

ultiple).
jadr:
Direccion de salto. Igual que sadr, excluidos (An)+ y -(An).
label: Etiqueta o direccion absoluta.

madr: Direccion m
ultiple. Igual que dadr, excluidos (An)+ y -(An).
reglist: Lista de registros, incluye varios registros separados por comas o rangos de registros
Rn-Rm separados por /
rd:
Registro destino (dDn o dAn).
rs:
Registro fuente (sDn o sAn).
sadr:
Direccion fuente, puede ser una de las siguientes:

Indirecto a registro (An).
Indirecto a registro con postincremento (An)+.
Indirecto a registro con predecremento -(An).
Relativo a registro base d16(An).
Indirecto a registro indexado con desplazamiento d8(An,i).
Direccion absoluta addr.
label o addr empleadas en direccionamiento relativo a PC.
Direccionamiento relativo a PC indexado label(i).
sAn:
Registro de direccion fuente.
12
sDn:
Registro de datos fuente.
SR:
Registro de estado.
USP: Puntero de pila de usuario (no es el registro A7).

vector:Direccion del vector de TRAP
[ ]:
Contenido de la posicion de memoria cuya direccion esta contenida en el registro

especificado.
Dn [An] Indica que se almacena en Dn el contenido de la posicion de memoria
cuya direccion esta cargada en An.
Dn An Indica que se carga en Dn el contenido de An.
x:
Complemento del valor de x.
x < y z >:
de Dn.
Bits del y al z de x. Por ejemplo, Dn < 0 7 > representa los 8 bits bajos
+:
Suma.
AND logico.
Resta.
OR logico.
Multiplicar.
OR Exclusivo logico.
Dividir.
=:
Igual.
Movimiento de datos en el sentido de la flecha.
Intercambio de datos entre dos posiciones.
En las siguientes instrucciones se comentan las siguientes cuatro notas, se

naladas en los
casos necesarios mediante una indicacion del tipo comentarioi , donde i puede ser 1, 2, 3 o 4:
1. Los postincrementos suman 1 y los predecrementos restan 1, salvo que el registro de
direccion que aparezca sea el A7, en cuyo caso se trabaja con 2 en vez de 1, para que
A7 siempre tenga una direccion par.
2. La direccion efectiva debe ser par.
3. El postincremento o predecremento se hace sumando o restando 2.
4. El postincremento o predecremento se hace sumando o restando 4.
1.6.2.
13
Transferencia de datos
Ciclos
Nem
onico
Operandos
Bytes
MOVE.B
(An),Dn
(An)+,Dn
reloj
Registro estado
X
Operaci
on realizada
8(2/0)
Dn<07>[An]
8(2/0)
Dn<07>[An],
AnAn+11
-(An),Dn
10(2/0)
AnAn1,
Dn<07>[An]1
MOVE.B
d16(An),Dn
12(3/0)
Dn<07>[An+d16]
d8(An,i),Dn
14(3/0)
Dn<07>[An+d8+i]
addr,Dn
4,6
4(1/0)+
Dn<07>[addr]
label,Dn
12(3/0)
Dn<07>[P C+d16]
label(i),Dn
14(3/0)
Dn<07>[P C+d8+i]
Dn,(An)
9(1/1)
[An]Dn<07>
Dn,(An)+
9(1/1)
[An]Dn<07>,
AnAn+11
Dn,-(An)
9(1/1)
AnAn1,
[An]Dn<07>1
Dn,d16(An)
Dn,d8(An,i)
Dn,addr
13(2/1)
[An+d16]Dn<07>
15(2/1)
[An+d8+i]Dn<07>
4,6
5(0/1)+
[addr]Dn<07>
2,4,6,8,10
5(1/1)+
[dadr][sadr]1
MOVE.B
sadr,dadr
MOVE.W
sadr,Dn
2,4,6
4(1/0)+
Dn<015>[sadr]2,3
MOVE.W
sadr,An
2,4,6
4(1/0)+
An<015>[sadr],
An<1631>An<15>2,3
MOVE.W
rs,dadr
2,4,6
5(0/1)+
[dadr]rs<015>2,3
MOVE.W
sadr,dadr
2,4,6,8,10
5(0/1)+
[dadr][sadr]2,3
MOVE.L
sadr,Dn
2,4,6
4(1/0)+
Dn<031>[sadr]2,4
MOVE.L
sadr,An
2,4,6
8(2/0)+
An<031>[sadr]2,4
MOVE.L
rs,dadr
2,4,6
10(0/2)+
[dadr]rs<031>2,4
MOVE.L
sadr,dadr
2,4,6,8,10
14(1/2)+
[dadr][sadr]2,4
MOVE.W
data16,An
8(2/0)+
An<015>data16,
MOVE.W
data16,dadr
4,6,8
9(1/1)+
[dadr]data16
MOVE.L
data32,Dn
12(3/0)
Dn<031>data32
MOVE.L
data32,An
12(3/0)+
An<031>data32
MOVE.L
data32,dadr
6,8,10
18(2/2)+
[dadr]data32
MOVE.B
sDn,dDn
4(1/0)
dDn<07>sDn<07>
MOVE.W
rs,Dn
4(1/0)
Dn<015>rs<015>
MOVE.W
rs,An
4(1/0)
MOVE.L
rs,Dn
4(1/0)
MOVE.L
rs,An
4(1/0)
An<031>rs<031>
MOVE
An,USP
4(1/0)
U SP An
An<1631>An<15>
An<015>rs<015>,
An<1631>An<15>
X
Dn<031>rs<031>
Instrucci
on ejecutable
en supervisor
MOVE
USP,An
4(1/0)
AnU SP
Instrucci
on ejecutable
en supervisor
14

Ciclos
Bytes
reloj
Registro estado
Nem
onico
Operandos
Operaci
on realizada
EXG
rs,rd
6(1/0)
rsrd
LINK
An,d16
18(2/2)
A7A74,
[A7]An
AnA7,
A7A7+d16
UNLK
An
12(3/0)
A7An,
An[A7],
A7A7+4
MOVEM.W
jadr,reglist
4,6,8
8+4n(1+n/0)+
reg1<015>[jadr],
reg1<1631>reg1<15>
reg2<015>[jadr+4],
reg2<1631>reg2<15>
:
regn<015>[jadr+2n2],
regn<1631>regn<15>2
Carga
palabras
al-
macenadas
secuencialmente
en
memoria en una lista

de registros el orden
en que se cargan es
D0-D7,A0-A7
MOVEM.W
(An)+,reglist
8+4n(2+n/0)+
reg1<015>[An],
reg1<1631>reg1r15>,
An[An+2]
reg2<015>[An],
reg2<1631>reg2<15>,
An[An+2]
:
regn<015>[An],
regn<1631>regn<15>,
An[An+2]2,3
Igual que la anterior,
pero con postincremento
MOVEM.W
reglist,madr
4,6,8
4+5n(1/n)+
[madr]reg1<015>
[madr+2]reg2<015>
[madr+4]reg3<015>
:
:
[madr+2n2]
regn<015>2
Almacena
palabras
de lista de registros
en espacio secuencial
de
de
memoria,
orden
almacenamiento
D0-D7,A0-A7
15
Ciclos
Nem
onico
Operandos
MOVEM.W
reglist,-(An)
Bytes
4
reloj
4+5n(1/n)+
Registro estado
X
Operaci
on realizada
An[An2],
[An]regn<015>
:
An[An2],
[An]reg3<015>
An[An2],
[An]reg2<015>
An[An2],
[An]reg1<015>2,3
Almacena
de
lista
palabras
de
registros
en espacio secuencial
de memoria el orden
de
almacenamiento
A7-A0,D7-D0
MOVEM.L
jadr,reglist
(An)+,reglist
4,6,8
4
8+8n
(2+2n/0)
reglist,madr
4,6,8
4+10n
reglist,-(An)
(1+n)
Igual que MOVEM.W,

excepto que ahora se
mueven los 32 bits de
registros
MOVEP.W
d16(An),Dn
16(4/0)
2,4
Dn<815>[An+d16],
AnAn+2,
Dn<07>[An+d16]3
Carga
datos
de
pe-
rif
ericos de direcciones
alternas. La direcci
on
es de byte y lee bytes
MOVEP.W
Dn,d16(An)
18(2/2)
[An+d16]Dn<815>,
AnAn+2,
[An+d16]Dn<07>3
Almacena los bytes de
registros en direcciones
alternas
de
pe-
rif
ericos. La direcci
on
es de byte y escribe bytes
MOVEP.L
d16(An),Dn
24(6/0)
Dn<2431>[An+d16],
AnAn+2
Dn<1623>[An+d16],
AnAn+2
Dn<815>[An+d16],
AnAn+2
Dn<07>[An+d16]3
Carga
datos
de
pe-
rif
ericos de direcciones
alternas. La direcci
on
es de byte y lee bytes
16

Ciclos
Nem
onico
Operandos
MOVEP.L
Dn,d16(An)
Bytes
4
reloj
Registro estado
X
28(2/4)
Operaci
on realizada
[An+d16]Dn<2431>,
AnAn+2,
[An+d16]Dn<1623>,
AnAn+2
[An+d16]Dn<815>,
AnAn+2
[An+d16]Dn<07>
Almacena los bytes de
registros en direcciones
alternas
de
pe-
rif
ericos. La direcci
on
es de byte y escribe bytes
MOVEQ
data8,Dn
4(1/0)
Dn<07>data8,
Dn<831>Dn<7>
MOVE.B
data8,Dn
MOVE.B
data8,dadr
4,6,8
MOVE.W
data16,Dn
LEA
jadr,An
2,4,6
8(2/0)
Dn<07>data8
9(1/1)+
[dadr]data8
8(2/0)
Dn<015>data16
2(0/0)+
Anjadr2
Carga
una
direcci
on
efectiva en un registro
de direcci
on
PEA
jadr
2,4,6
10(1/2)+
A7A74,
[A7]jadr4
Apila direcci
on efectiva
CLR.B
dadr
2,4,6
9(1/1)+
[dadr]01
CLR.W
dadr
2,4,6
9(1/1)+
[dadr]02,3
CLR.L
dadr
2,4,6
14(1/2)+
[dadr]02,4
CLR.B
Dn
4(1/0)+
Dn<07>01
CLR.W
Dn
4(1/0)+
Dn<015>02,3
CLR.L
Dn
6(1/0)+
Dn<031>02,4
SWAP
Dn
4(1/0)
Dn<07>Dn<815>
Scc
dadr
2,4,6
9(1/1)+
[dadr]todo1s
si cc = TRUE
[dadr] todo 0s
si cc = FALSE1
Scc
Dn
4(1/0)
Dn<07>todo1s
si cc = TRUE
Dn<07>todo0s
si cc = FALSE
TAS
dadr
2,4,6
11(1/1)+
[dadr<7>]11
Instrucci
on para multiprocesador
TAS
Dn
4(1/0)
Dn<7>1
1.6.3.
17
Aritm
eticas
Ciclos
Registro estado
Nem
onico
Operandos
Bytes
reloj
Operaci
on realizada
ADD.B
sadr,Dn
2,4,6
4(1/0)+
Dn<07>
Dn<07>+[sadr]1
ADD.B
Dn,dadr
2,4,6
9(1/1)+
[dadr]
[dadr]+Dn<07>1
ADD.W
sadr,Dn
2,4,6
4(1/0)+
Dn<015>
Dn<015>+[sadr]2,3
ADD.W
sadr,An
2,4,6
8(1/0)+
An<031>An<031>
+[sadr](expande signo)2,3
ADD.W
Dn,dadr
2,4,6
9(1/1)+
[dadr]
[dadr]+Dn<015>2,3
ADD.L
sadr,Dn
2,4,6
6(1/0)+
Dn<031>
Dn<031>+[sadr]2,4
ADD.L
sadr,An
2,4,6
6(1/0)+
An<031>
An<031>+[sadr]2,4
ADD.L
Dn,dadr
2,4,6
14(1/2)+
[dadr]
[dadr]+Dn<031>2,4
ADD.B
data8,Dn
8(2/0)
ADD.B
data8,dadr
4,6,8
13(2/1)+
[dadr][dadr]+data81
ADD.W
data16,Dn
8(2/0)
Dn<015>
ADDA.W
data16,An
8(2/0)+
ADD.W
data16,dadr
ADD.L
data32,Dn
ADDA.L
data32,An
ADD.L
data32,dadr
ADD.B
sDn,dDn
ADD.W
ADD.W
Dn<07>
Dn<07>+data8
Dn<015>+data16
An<031>An<031>
+data16(expande signo)
4,6,8
13(2/1)+
[dadr][dadr]+data162,3
16(3/0)
Dn<031>
16(3/0)
Dn<031>+data32
An<031>
An<031>+data32
6,8,10
22(3/2)+
4(1/0)
dDn<07>
rs,Dn
4(1/0)
rs,An
8(1/0)+
dDn<07>+sDn<07>
Dn<015>
[Dn<015>+rs<015>
An<031>An<031>+
rs<015>(expande signo)
ADD.L
rs,Dn
8(1/0)
ADD.L
rs,An
8(1/0)
ADDQ.B
data3,Dn
4(1/0)
ADDQ.B
data3,dadr
9(1/0)+
[dadr][dadr]+data31
ADDQ.W
data3,Dn
4(1/0)
Dn<015>
ADDQ.W
data3,An
4(1/0)+
ADDQ.W
data3,dadr
2,4,6
9(1/1)+
Dn<031>
Dn<031>+rs<031>
An<031>
An<031>+rs<031>
Dn<07>
Dn<07>+data3
2,4,6
Dn<015>+data3
An<031>
An<031>+data3
X
18

Ciclos
Nem
onico
Operandos
ADDQ.L
data3,Dn
Bytes
2
Registro estado
reloj
Operaci
on realizada
8(1/0)
Dn<031>
Dn<031>+data3
ADDQ.L
data3,An
ADDQ.L
data3,dadr
ADDX.B
-(sAn),-(dAn)
8(1/0)
An<031>
An<031>+data3
2,4,6
2
14(1/2)+
19(3/1)
sAnsAn1,
dAndAn1
[dAn][dAn]+[sAn]+X 1
ADDX.W
-(sAn),-(dAn)
19(3/1)
sAnsAn2,
dAndAn2
[dAn][dAn]+[sAn]+X 2,3
ADDX.L
-(sAn),-(dAn)
35(5/2)
sAnsAn4,
dAndAn4
[dAn][dAn]+[sAn]+X 2,4
ADDX.B
sDn,dDn
4(1/0)
ADDX.W
sDn,dDn
4(1/0)
dDn<07>dDn<07>
+sDn<07>+X
dDn<015>X+
dDn<015>+sDn<015>
ADDX.L
sDn,dDn
8(1/0)
dDn<031>X+
dDn<031>+sDn<031>
ABCD
-(aAn),-(dAn)
19(3/1)
sAnsAn1,
dAndAn1
[dAn][dAn]+[sAn]+X 1
Suma
BCD
n
umeros
empleando
eXtendido,
las
direcciones
son
en
bit
dos
de
byte
ABCD
sDn,dDn
NEG.B
dadr
NEG.W
6(1/0)
2,4,6
9(1/1)+
[dadr]0[dadr]1
dadr
2,4,6
9(1/1)+
[dadr]0[dadr]2,3
NEG.L
dadr
2,4,6
14(1/2)+
[dadr]0[dadr]2,4
NEG.B
Dn
4(1/0)
Dn<07>0Dn<07>
NEG.W
Dn
4(1/0)
Dn<015>0Dn<015>
NEG.L
Dn
6(1/0)
Dn<031>0Dn<031>
NEGX.B
dadr
2,4,6
9(1/1)+
[dadr]0[dadr]X 1
NEGX.W
dadr
2,4,6
9(1/1)+
[dadr]0[dadr]X 2,3
NEGX.L
dadr
2,4,6
14(1/2)+
[dadr]0[dadr]X 2,4
NEGX.B
Dn
4(1/0)
Dn<07>
dDn<07>dDn<07>
+sDn<07>+X
0Dn<07>X
NEGX.W
Dn
4(1/0)
Dn<015>
0Dn<015>X
NEGX.L
Dn
NBCD
dadr
6(1/0)
9(1/1)+
Dn<031>
0Dn<031>X
2,4,6
[dadr]0[dadr]X 1
Complementa a 10 en
BCD si X = 0 o a 9 si
si X = 1
NBCD
Dn
6(1/0)
Dn<07>[D<07>]X
19
Ciclos
Registro estado
Nem
onico
Operandos
Bytes
reloj
Operaci
on realizada
SUB.B
sadr,Dn
2,4,6
4(1/0)+
Dn<07>
Dn<07>[sadr]1
SUB.B
Dn,dadr
2,4,6
9(1/1)+
[dadr]
[dadr]Dn<07>1
SUB.W
sadr,Dn
2,4,6
4(1/0)+
Dn<015>
[Dn<015>[sadr]2,3
SUB.W
SUB.W
sadr,An
Dn,dadr
2,4,6
2,4,6
8(1/0)+
9(1/1)+
X
X
X
X
X
X
X
X
X
X
An<031>An<031>
[sadr](expande signo)2,3
[dadr]
[dadr]Dn<015>2,3
SUB.L
sadr,Dn
2,4,6
6(1/0)+
Dn<031>
Dn<031>[sadr]2,4
SUB.L
sadr,An
2,4,6
6(1/0)+
An<031>
An<031>[sadr]2,4
SUB.L
Dn,dadr
2,4,6
14(1/2)+
[dadr]
[dadr]Dn<031>2,4
SUB.B
data8,Dn
8(2/0)
Dn<07>
Dn<07>data8
SUB.B
data8,dadr
4,6,8
13(2/1)+
[dadr][dadr]data81
SUB.W
data16,Dn
8(2/0)
Dn<015>
SUBA.W
data16,An
8(2/0)+
[Dn<015>data16
SUB.W
data16,dadr
SUB.L
data32,Dn
SUBA.L
data32,An
4,6,8
An<031>An<031>
13(2/1)+
16(3/0)
16(3/0)
data16(expande signo)
[dadr][dadr]data162,3
Dn<031>
[Dn<031>data32
An<031>
An<031>data32
SUB.L
data32,dadr
SUB.B
sDn,dDn
6,8,10
2
22(3/2)+
4(1/0)
dDn<07>
dDn<07>sDn<07>
SUB.W
rs,Dn
4(1/0)
Dn<015>
Dn<015>rs<015>
SUB.W
rs,An
8(1/0)+
SUB.L
rs,Dn
8(1/0)
SUB.L
rs,An
8(1/0)
SUBQ.B
data3,Dn
4(1/0)
An<015>An<015>
rs<015>(expande signo)
X
Dn<031>
Dn<031>rs<031>
An<031>
An<031>rs<031>
Dn<07>
Dn<07>data3
SUBQ.B
data3,dadr
SUBQ.W
data3,Dn
SUBQ.W
data3,An
2,4,6
9(1/0)+
[dadr][dadr]data31
4(1/0)
Dn<015>
4(1/0)+
Dn<015>data3
An<015>
An<015>data3
SUBQ.W
data3,dadr
2,4,6
9(1/1)+
20

Ciclos
Nem
onico
Operandos
SUBQ.L
data3,Dn
Bytes
2
Registro estado
reloj
Operaci
on realizada
8(1/0)
Dn<031>
Dn<031>data3
SUBQ.L
data3,An
SUBQ.L
data3,dadr
SUBX.B
-(sAn),-(dAn)
8(1/0)
An<031>
An<031>data3
2,4,6
2
14(1/2)+
19(3/1)
sAnsAn1,
dAndAn1
[dAn][dAn][sAn]+X 1
SUBX.W
-(sAn),-(dAn)
19(3/1)
sAnsAn2,
dAndAn2
sAnsAn2
[dAn][dAn][sAn]+X 2,3
SUBX.L
-(sAn),-(dAn)
35(5/2)
sAnsAn4,
dAndAn4
[dAn][dAn][sAn]+X 2,4
SUBX.B
sDn,dDn
4(1/0)
SUBX.W
sDn,dDn
4(1/0)
SUBX.L
sDn,dDn
8(1/0)
SBCD
-(sAn),-(dAn)
10(3/1)
dDn<07>dDn<07>
sDn<07>+X
dDn<015>X+
dDn<015>sDn<015>
dDn<031>X+
dDn<031>sDn<031>
sAnsAn1,
dAndAn1
[dAn][dAn][sAn]X 1
Resta en BCD de byte
de memoria
SBCD
sDn,dDn
6(1/0)
dDn<07>dDn<07>
sDn<07>X
Resta en BCD con bit

de extendido
MULS
asdr,Dn
2,4,6
<70(1/0)+
Dn<031>
Dn<015>[sadr]2,3
Multiplica dos n
umeros 16 bits con signo y
genera uno de 32
MULS
data16,Dn
70(1/0)+
Dn<031>
Dn<015>data16
Multiplica dos n
genera uno de 32
MULS
sDn,dDn
70(1/0)
dDn<031>
dDn<015>sDn<015>
Multiplica dos n
genera uno de 32
21
Ciclos
Nem
onico
Operandos
Bytes
reloj
MULU
asdr,Dn
2,4,6
<74(2/0)+
Registro estado
X
Operaci
on realizada
Dn<031>
Dn<015>[sadr]2,3
Multiplica dos n
umeros 16 bits sin signo y
genera uno de 32
MULU
data16,Dn
74(2/0)+
Dn<031>
[Dn<015>data16
Multiplica dos n
genera uno de 32
MULU
sDn,dDn
70(1/0)
dDn<031>
dDn<015>sDn<015>
Multiplica dos n
genera uno de 32
DIVS
asdr,Dn
2,4,6
<158(1/0)+
Dn<015>
Dn<031>[sadr],
Dn<1631>resto2,3
Divide
n
umeros
con
signo y genera cociente

y resto en 16 bits
DIVS
data16,Dn
162(2/0)+
Dn<015>
Dn<031>data16,
Dn<1631>resto
Divide
n
umeros
con

y resto en 16 bits
DIVS
sDn,dDn
158(1/0)
dDn<015>
dDn<031>sDn<015>,
dDn<1631>resto
Divide
n
umeros
con

y resto en 16 bits
DIVU
asdr,Dn
2,4,6
140(1/0)+
Dn<015>
Dn<031>[sadr],
Dn<1631>resto2,3
Divide
sin
dos
signo
n
umeros
y
genera
cociente y resto en 16
bits
DIVU
data16,Dn
74(2/0)+
Dn<015>
Dn<031>data16,
Dn<1631>resto
Divide
sin
dos
signo
n
umeros
y
genera
bits
22

Ciclos
Nem
onico
Operandos
DIVU
sDn,dDn
Bytes
4
reloj
74(2/0)+
Registro estado
X
Operaci
on realizada
dDn<015>
dDn<031>sDn<015>,
dDn<1631>resto
Divide
sin
dos
signo
n
umeros
y
genera
bits
EXT.W
Dn
4(1/0)
EXT.L
Dn
4(1/0)
CMP.B
sadr,Dn
2,4,6
4(1/0)+
Dn<07>[sadr]1
CMP.W
sadr,Dn
2,4,6
4(1/0)+
Dn<015>[sadr]2,3
CMP.W
sadr,An
2,4,6
6(1/0)+
An<015>[sadr]2,3
CMP.L
sadr,Dn
2,4,6
6(1/0)+
Dn<031>[sadr]2,4
CMP.L
sadr,An
2,4,6
6(1/0)+
An<031>[sadr]2,4
CMPM.B
(sAn)+,(dAn)+
12(3/0)
[dAn][sAn]
Dn<815>Dn<7>
Extiende signo
Dn<1631>Dn<15>
Extiende signo
dAndAn+1,
sAnsAn+11
CMPM.W
(sAn)+,(dAn)+
12(3/0)
[dAn][sAn]
dAndAn+2,
sAnsAn+22,3
CMPM.L
(sAn)+,(dAn)+
20(5/0)
[dAn][sAn]
dAndAn+4,
sAnsAn+42,4
CMP.B
data8,Dn
CMP.B
data8,dadr
4,6,8
8(2/0)
Dn<07>data8
8(2/0)+
[dadr]data81
CMP.W
data16,Dn
8(2/0)
Dn<015>data16
CMP.W
data16,An
CMP.W
data16,dadr
8(2/0)
An<015>data16
4,6,8
8(2/0)
[dadr]data162,3
CMP.L
data32,Dn
14(3/0)
Dn<031>data16
CMP.L
data32,An
CMP.L
data32,dadr
14(3/0)
An<031>data16
4,6,8
12(3/0)
[dadr]data162,4
CMP.B
sDn,dDn
CMP.W
rs,Dn
4(1/0)
dDn<07>sDn<07>
4(1/0)
CMP.W
Dn<015>rs<015>
rs,An
6(1/0)
An<015>rs<015>
CMP.L
rs,Dn
6(1/0)
Dn<031>rs<031>
CMP.L
rs,An
6(1/0)
An<031>rs<031>
TST.B
dadr
2,4,6
4(1/0)+
[dadr]01
TST.W
dadr
2,4,6
4(1/0)+
[dadr]02
TST.L
dadr
2,4,6
4(1/0)+
[dadr]02
TST.B
Dn
4(1/0)
Dn<07>0
TST.W
Dn
4(1/0)
Dn<015>0
TST.L
Dn
4(1/0)
Dn<031>0
1.6.4.
23
L
ogicas
Ciclos
Registro estado
Nem
onico
Operandos
Bytes
reloj
Operaci
on realizada
NOT.B
dadr
2,4,6
9(1/1)+
[dadr][dadr]1
NOT.W
dadr
2,4,6
9(1/1)+
[dadr][dadr]2,3
NOT.L
dadr
2,4,6
14(1/2)+
[dadr][dadr]2,4
NOT.B
Dn
4(1/0)+
Dn<07>Dn<07>
NOT.B
Dn
6(1/0)+
Dn<015>Dn<015>
NOT.L
Dn
6(1/0)+
Dn<031>Dn<031>
AND.B
sadr,Dn
2,4,6
4(1/0)+
Dn<07>Dn<07>[sadr]1
AND.B
Dn,dadr
2,4,6
9(1/1)+
[dadr][dadr]Dn<07>1
AND.W
sadr,Dn
2,4,6
4(1/0)+
Dn<015>
Dn<015>[sadr]2,3
AND.W
Dn,dadr
2,4,6
9(1/1)+
[dadr]
[dadr]Dn<015>2,3
AND.L
sadr,Dn
2,4,6
6(1/0)+
Dn<031>
Dn<031>[sadr]2,4
AND.L
Dn,dadr
2,4,6
14(1/2)+
[dadr]
[dadr]Dn<031>2,4
AND.B
data8,Dn
AND.B
data8,dadr
4,6,8
AND.W
data16,Dn
8(2/0)
Dn<07>Dn<07>data8
13(2/1)+
[dadr][dadr]data81
8(2/0)
Dn<015>
Dn<015>data16
AND.W
data16,dadr
AND.L
data32,Dn
AND.L
data32,dadr
AND.B
sDn,dDn
AND.W
AND.L
4,6,8
13(2/1)+
16(3/0)
Dn<031>
22(3/2)+
4(1/0)
dDn<07>
sDn,dDn
4(1/0)
sDn,dDn
8(1/0)
Dn<031>data32
6,8,10
dDn<07>sDn<07>
Dn<015>
dDn<015>sDn<015>
Dn<031>
dDn<031>sDn<031>
OR.B
sadr,Dn
2,4,6
4(1/0)+
Dn<07>Dn<07>[sadr]1
OR.B
Dn,dadr
2,4,6
9(1/1)+
[dadr][dadr]Dn<07>1
OR.W
sadr,Dn
2,4,6
4(1/0)+
Dn<015>
Dn<015>[sadr]2,3
OR.W
Dn,dadr
2,4,6
9(1/1)+
[dadr]
[dadr]Dn<015>2,3
OR.L
sadr,Dn
2,4,6
6(1/0)+
Dn<031>
Dn<031>[sadr]2,4
OR.L
Dn,dadr
2,4,6
14(1/2)+
[dadr]
[dadr]Dn<031>2,4
24

Ciclos
Nem
onico
Operandos
Bytes
OR.B
data8,Dn
OR.B
data8,dadr
4,6,8
OR.W
data16,Dn
OR.W
data16,dadr
OR.L
data32,Dn
reloj
Registro estado
X
Operaci
on realizada
8(2/0)
Dn<07>Dn<07>data8
13(2/1)+
[dadr][dadr]data81
8(2/0)
Dn<015>
13(2/1)+
16(3/0)
Dn<031>
Dn<015>data16
4,6,8
6
Dn<031>data32
OR.L
data32,dadr
OR.B
sDn,dDn
6,8,10
2
22(3/2)+
4(1/0)
dDn<07>
dDn<07>sDn<07>
OR.W
sDn,dDn
4(1/0)
dDn<015>
dDn<015>sDn<015>
OR.L
sDn,dDn
8(1/0)
EOR.B
sadr,Dn
2,4,6
4(1/0)+
Dn<07>Dn<07>[sadr]1
EOR.B
Dn,dadr
2,4,6
9(1/1)+
[dadr][dadr]Dn<07>1
EOR.W
sadr,Dn
2,4,6
4(1/0)+
Dn<015>
dDn<031>
dDn<031>sDn<031>
Dn<015>[sadr]2,3
EOR.W
Dn,dadr
2,4,6
9(1/1)+
[dadr]
[dadr]Dn<015>2,3
EOR.L
sadr,Dn
2,4,6
6(1/0)+
Dn<031>
Dn<031>[sadr]2,4
EOR.L
Dn,dadr
2,4,6
14(1/2)+
[dadr]
[dadr]Dn<031>2,4
EOR.B
data8,Dn
EOR.B
data8,dadr
4,6,8
EOR.W
data16,Dn
8(2/0)
Dn<07>Dn<07>data8
13(2/1)+
[dadr][dadr]data81
8(2/0)
Dn<015>
Dn<015>data16
EOR.W
data16,dadr
EOR.L
data32,Dn
4,6,8
6
13(2/1)+
16(3/0)
Dn<031>
Dn<031>data32
EOR.L
data32,dadr
EOR.B
sDn,dDn
EOR.W
sDn,dDn
6,8,10
22(3/2)+
4(1/0)
dDn<07>
4(1/0)
dDn<07>sDn<07>
dDn<015>
dDn<015>sDn<015>
EOR.L
sDn,dDn
8(1/0)
dDn<031>
dDn<031>sDn<031>
1.6.5.
25
Desplazamientos
Ciclos
Registro estado
Nem
onico
Operandos
Bytes
reloj
Operaci
on Realizada
ASL
dadr
2,4,6
9(1/1)+
Desplazamiento
aritm
etico
un
bit
a izquierda, bit 0 se
pone a 0. El bit 15
pasa a X y C2,3
C
15
0
0
X
ASL.B
count o Dn,Dn
6+2n(1/0)+
Desplazamiento
aritm
etico
de
va-
rios bit a izquierda, de

byte. La cantidad la
determina el contador
(1-8)
(1-63).
el
registro
Entran
0s
al
bit 0 el bit 7 pasa a X

y C
31
87
C
X
ASL.W
count o Dn,Dn
6+2n(1/0)+
Igual que anterior, pero con palabra

31 1615
0
C
X
ASL.L
count o Dn,Dn
6+2n(1/0)+
Igual que anterior, pero con doble palabra

C
31
0
0
X
ASR
dadr
2,4,6
9(1/1)+
Desplazamiento
aritm
etico
un
bit
a derecha. El bit 15
queda
como
estaba
y pasa al 14. El 0 se
lleva a X y C
15
- -C
-X
26

Ciclos
Nem
onico
Operandos
ASR.B
count o Dn,Dn
Bytes
2
Registro estado
reloj
Operaci
on realizada
6+2n(1/0)+
Desplazamiento
aritm
etico
de
va-
rios bit a derecha de

byte.
bit
El
lo
n
umero
de
determina
un
contador
(1-8)
un
registro (1-63). El bit

7 conserva su valor y
se propaga. El bit 0
pasa a C y X
31
ASR.W
count o Dn,Dn
6+2n(1/0)+
87
- -C
-X
Igual que anterior con

palabra
3116 15
ASR.L
count o Dn,Dn
6+2n(1/0)+
- -C
-X

doble palabra
31
LSL
dadr
2,4,6
9(1/1)+
- -C
-X
Desplazamiento l
ogico
un bit a izquierda. El
bit 0 queda a 0 y el
15 pasa a C y X. Es
igual que el ASL, pero
V siempre vale 0
C
15
2,3
0
0
X
LSL.B
count o Dn,Dn
6+2n(1/0)+
Desplazamiento l
ogico
varios
bit
izquier-
da de byte. El n
umero de bits desplazado
lo determina un contador (1-8) o
un registro (1-63). Entran 0s por el 0 y el bit
7 pasa a X y C
31
87
0
C
X
27
Ciclos
Nem
onico
Operandos
LSL.W
count o Dn,Dn
Bytes
2
Registro estado
reloj
Operaci
on realizada
6+2n(1/0)+

palabra
31 1615
LSL.L
count o Dn,Dn
6+2n(1/0)+
C
X

doble palabra
C
31
0
0
X
LSR
dadr
2,4,6
9(1/1)+
Desplazamiento
L
ogi-
co un bit a Derecha. El
bit 15 pasa a valer 0 y
el valor del 0 pasa a X
y C
15
0LSR.B
count o Dn,Dn
6+2n(1/0)+
- -C
-X
Desplazamiento l
ogico
varios
bit
derecha
de byte. El n
umero de
bits lo determina un
contador (1-8) o un registro (1-63). Entran
0s al bit 7 y el bit 0
pasa a X y C
31
LSR.W
count o Dn,Dn
6+2n(1/0)+
87
- -C
6
-X
0

3116 15
06
LSR.L
count o Dn,Dn
6+2n(1/0)+
- -C
-X

31
0-
- -C
-X
28

Ciclos
Nem
onico
Operandos
Bytes
reloj
ROL
dadr
2,4,6
9(1/1)+
Registro estado
X
Operaci
on realizada
Rotaci
on a al Izquierda de un bit. El bit 15
pasa al 0 y a C2,3
15
C
ROL.B
count o Dn,Dn
6+2n(1/0)+
Rotaci
on varios bit a
izquierda de byte. El
n
umero de bits rotados
lo determina un contador (1-8) o un registro
(1-63). El bit 7 pasa al
bit 0 y a C
31
87
C ?
ROL.W
count o Dn,Dn
6+2n(1/0)+

palabra
31 1615
C ?
ROL.L
count o Dn,Dn
6+2n(1/0)+

doble palabra
C
ROR
dadr
2,4,6
9(1/1)+
31
Rotaci
on de un bit a
derecha. El bit 15 se
carga con el bit 0 que
pasa tambi
en al C
15
ROR.B
count o Dn,Dn
6+2n(1/0)+
- -C
Rotaci
on de varios bit
a derecha de byte. El
n
umero de bits lo determina
un
contador
(1-8) o un registro (163). El bit 0 pasa bit 7

y a C
31
87
- -C
6
29
Ciclos
Nem
onico
Operandos
ROR.W
count o Dn,Dn
Bytes
2
Registro estado
reloj
Operaci
on realizada
6+2n(1/0)+

3116 15
6
ROR.L
count o Dn,Dn
6+2n(1/0)+
- -C

31
ROXL
count o Dn,Dn
6+2n(1/0)+
Rotaci
on
- -C
a
izquierda
de un bit empleando
extensi
on.
El
bit
15
pasa al X y a C y el
X al 02,3
15
C
ROXL.B
count o Dn,Dn
6+2n(1/0)+
X
6
Rotaci
on varios bit a
izquierda de byte empleando bit eXtensi
on.
El n
umero de bits desplazado lo determina
un contador (1-8) o un
registro (1-63). El bit
X pasa al bit 0 y el bit
7 pasa a X y a C
31
87
0
X
6
C ?
ROXL.W
count o Dn,Dn
6+2n(1/0)+

31 1615
0
?
C
ROXL.L
count o Dn,Dn
6+2n(1/0)+
X
6

C
31
X
6
30

Ciclos
Nem
onico
Operandos
ROXR
count o Dn,Dn
Bytes
2
Registro estado
reloj
Operaci
on realizada
6+2n(1/0)+
Rotaci
on de un bit a
derecha empleando bit
de extensi
on. El bit 15
se carga con el bit X y
el bit 0 pasa a X y C,
y el bit 15 se carga con
X
15
X-
.
ROXR.B
- -C
count o Dn,Dn
6+2n(1/0)+
Rotaci
on de varios bit
a derecha de byte empleando bit de eXtensi
on. El n
umero de bits
lo determina un contador (1-8) o un registro
(1-63). El bit 0 pasa al
bit X y a C, y el bit 7
se carga con X
31
ROXR.W
count o Dn,Dn
6+2n(1/0)+
87
- -C
6
X

3116 15
- -C
X
ROXR.L
count o Dn,Dn
6+2n(1/0)+

31
- -C
1.6.6.
31
Manejo de bits
Ciclos
Bytes
reloj
Registro estado
Nem
onico
Operandos
Operaci
on realizada
BTST
bitl,Dn
10(2/0)
ZDn<bitl>
Dn,dDn
6(1/0)
ZdDn<Dn>
Consulta el contenido
de un bit de un registro
BTST
bitl,dadr
4,6,8
8(2/0)+
Z[dadr<bitl>]
Dn,dadr
2,4,6
4(1/0)+
Z[dadr<Dn>]1
de un bit de memoria
BSET
bitl,Dn
12(2/0)
ZDn<bitl>,
Dn<bitl>1
Dn,dDn
8(1/0)
ZdDn<Dn>,
dDn<Dn>1
de un determinado bit
de un registro y lo pone a 1
BSET
bitl,dadr
4,6,8
13(2/1)+
Z[dadr<bitl>],
[dadr<bitl>]1
Dn,dadr
2,4,6
9(1/1)+
Z[dadr<Dn>],
[dadr<Dn>]11
y lo pone a 1
BCLR
bitl,Dn
14(2/0)
ZDn<bitl>,
Dn<bitl>0
Dn,dDn
8(1/0)
ZdDn<Dn>,
dDn<Dn>0
de un determinado bit
de un registro y lo pone a 0
BCLR
bitl,dadr
4,6,8
13(2/1)+
Z[dadr<bitl>],
[dadr<bitl>]0
Dn,dadr
2,4,6
9(1/1)+
Z[dadr<Dn>],
[dadr<Dn>]01
y lo pone a 0
32

Ciclos
Nem
onico
Operandos
BCHG
bitl,Dn
Bytes
4
reloj
Registro estado
X
12(2/0)
Operaci
on realizada
ZDn<bitl>,
Dn<bitl>Dn<bitl>
Dn,dDn
8(1/0)
ZdDn<Dn>,
dDn<Dn>dDn<Dn>
de un bit de un registro y lo pone al valor
contrario
BCHG
bitl,dadr
4,6,8
13(2/1)+
Z[dadr<bitl>],
[dadr<bitl>][dadr<bitl>]
Dn,dadr
2,4,6
9(1/1)+
Z[dadr<Dn>],
[dadr<Dn>][dadr<Dn>]1
y lo pone al valor contrario
1.6.7.
Control del programa

Ciclos
Nem
onico
Operandos
BRA
label
Bytes
2,4
reloj
10(2/0)
Registro estado
X
Operaci
on realizada
P Clabel
Salto
incondicional
corto relativo a PC
JMP
jadr
2,4,6
4(1/0)+
P Cjadr
Salto incondicional absoluto
BSR
label
2,4
10,8(1/0)
A7A74,
[A7]P C
10,12(2/0)
P Clabel
Salto subrutina corto
relativo a PC
JSR
jadr
2,4,6
14(1/2)+
A7A74,
[A7]P C
P Cjadr
Salto subrutina absoluto
RTS
16(4/0)
P C[A7],
A7A7+4
Retorno subrutina
RTR
20(5/0)
SR<04>[A7<04>],
A7A7+2
P C[A7],
A7A7+4
Restaura estado y retorna subrutina
33
Ciclos
Nem
onico
Operandos
RTE
Bytes
2
Registro estado
reloj
Operaci
on realizada
20(5/0)
SR[A7],
A7A7+2
P C[A7],
A7A7+4
Retorno de excepci
on
Bcc
label
2,4
10,8(1/0)
P Clabel, Si condici
on
10,12(2/0)
Salto condicional corto

relativo a PC
DBcc
Dn,label
12,10(2/0),
Si
cumple
condici
on
nada.
14(3/0)
No cumple condici
on:
Dn<015>Dn<015>1
Si
Dn<015>=1
si-
guiente instrucci
on
P Clabel
Salto condicional corto
relativo a PC, con decremento
CHK
data16,Dn
49(6/3),
12(2/0)
Si Dn<015><0
Dn<015>>data16
entonces
P C
vector
CHK
Dn,dDn
45(5/3)
8(1/0)
Si dDn<015><0
dDn<015>>Dn entonces
P C vector CHK
sadr,dDn
2,4,6
45(5/3)
8(1/0)
Si dDn<015><0
dDn<015>>[sadr]
entonces
P C
vector
CHK
Comprobaci
on de rangos
TRAP
vector
37(4/3)
A7A74,
[A7]P C,
A7A72,
[A7]SR,
P Cvector
Desv
o al S.O.
TRAPV
37(5/3)
Si V = 1 TRAP vector
TRAPV
Comprobaci
on
overflow
bit
34
1.6.8.
Control del procesador

Ciclos
Nem
onico
Operandos
MOVE
Dn,CCR
MOVE
sadr,CCR
MOVE
data8,CCR
MOVE
Dn,SR
Bytes
Registro estado
reloj
Operaci
on realizada
12(2/0)
SR<04>Dn<04>
12(2/0)+
SR<04>[sadr<04>]2,3
16(3/0)
SR<04>data8<04>
12(2/0)
SRDn<015>
Actualiza estado
2,4,6
Ejecutable en supervisor
MOVE
sadr,SR
2,4,6
12(2/0)+
SR[sadr]2,3
MOVE
data16,SR
16(3/0)
SRdata16<08>
MOVE
SR,Dn
MOVE
SR,dadr
ANDI.B
data8,SR
6(1/0)
Dn<015>SR
2,4,6
9(1/1)+
[dadr]SR2,3
20(3/0)
SR<07>SR<07>
data8 AND inmediato a
SR
ANDI.W
data16,SR
20(3/0)
SRSRdata16
EORI.B
data8,SR
20(3/0)
SR<07>SR<07>
data8 EOR inmediato a
SR
EORI.W
data16,SR
20(3/0)
SRSRdata16
ORI.B
data8,SR
20(3/0)
SR<07>SR<07>
data8 OR inmediato a
SR
ORI.W
data16,SR
20(3/0)
SRSRdata16
NOP
4(1/0)
No hace nada
RESET
132(1/0)
Activa RESET. Ejecutable en supervisor
STOP
data16
8(2/0)
SRdata16
Bloqueado
en
espera
de interrupci
on. Ejecutable en supervisor
Captulo 2
Controlador de lneas serie

MC68681
El MC68681 es un modulo de entrada/salida perteneciente a la familia M68000 de Motorola. Su funcion es controlar dos lneas series con capacidad de transmision y recepcion
asncrona, a este tipo de dispositivo se le conoce con el nombre de DUART (Dual Universal
Asynchronous Receiver/Transmiter).
El calificativo Universal le viene dado porque admite una gran variedad de formatos de
datos y modos de operacion. El modo de operacion y formato de datos de cada lnea se programa independientemente. Ademas, la MC68681 DUART tiene un mecanismo de interrupciones
bastante versatil, ya que puede proporcionar un vector durante el ciclo de reconocimiento de
interrupcion y puede solicitar interrupcion por 8 sucesos distintos enmascarables individualmente.
A pesar de que un dispositivo de estas caractersticas puede parecer complejo, las UARTs
son uno de los controladores de dispositivos mas sencillos. Ademas, hay que tener en cuenta
que el dispositivo simulado no realiza ning
un tipo de control de errores, ni interbloqueo
hardware para el control de flujo de las lneas y no tiene simulado el temporizador programable
para la generacion de nuevas velocidades de transmision y recepcion.
Por lo tanto, la descripcion que se hace en este captulo es incompleta y se refiere solo a las
funciones que realiza la DUART MC68681 simulada que proporciona el simulador BSVC. As,
solo se describen los registros y bits de registros que proporcionan la funcionalidad simulada.
2.1.
Transmisi
on asncrona de caracteres por una lnea serie
En el modo de transmision asncrono, el envo de un caracter constituye una transferencia

elemental. El caracter se codifica en un formato de codificacion de caracteres (habitualmente
codigo ASCII) y se incluye en una trama cuyo formato se muestra en la figura 2.1.
Como se puede observar en la figura 2.1, el estado inactivo de la lnea es a 1. Cada
trama comienza con un bit de inicio (Start), que naturalmente es un 0. A continuaci
on se
transmiten los bits de datos que pueden ser desde 5 hasta 8, en la figura se utilizan 8. A
continuacion se puede incluir un bit de paridad, par o impar. Este bit, que es opcional, sirve
para detectar errores en la transmision y no esta disponible en la MC68681 simulada, por lo
que se transmitira sin paridad. Por u
ltimo, se incluye un n
umero de bits de parada (Stop) a
1 que sirven para que el receptor se recupere antes del inicio de una nueva trama. El n
umero
36

Bits de datos
Inicio
Paridad
Parada
Figura 2.1: Transferencia de un caracter en modo asncrono con 8 bits de datos
de bits de parada es variable (desde 0,5 a 2) y en la MC68681 simulada no estan disponibles

ya que no se necesitan al no haber una lnea serie fsica.
El tiempo de transmision o recepcion de una trama depende de la velocidad a la que se
utilice la lnea y del n
umero de bits que contenga la trama. As, una trama como la de la
figura que se compone de 12 bits y una velocidad de 9600 bits/seg, tarda en transmitirse 1,25
milisegundos pudiendose alcanzar una velocidad de transferencia maxima de 800 bytes/seg.
La velocidad de transmision se selecciona de acuerdo a la calidad y longitud del cable y a la
norma utilizada, por ejemplo RS-232, RS-422, etc.
2.2.
Caractersticas de la DUART MC68681
El controlador de lneas serie simulado tiene las siguientes caractersticas:

Dos lneas serie fullduplex (posibilidad de recepcion y transmision simult
anea) independientes con formato de recepcion/transmisi
on asncrono.
Cada lnea se puede conectar a un proceso Unix.
18 velocidades distintas para cada transmisor y receptor, desde 50 hasta 38400 baudios.
Formato de datos programable desde 5 hasta 8 bits por caracter.
Modo de canal programable:
Normal (fullduplex).
Eco automatico.
Sistema de interrupciones versatil:

Posibilidad de peticion de interrupcion por 4 condiciones distintas enmascarables
individualmente.
Proporciona el vector de interrupcion almacenado en el registro correspondiente
durante el ciclo de reconocimiento de interrupcion.
2.3.
Descripci
on de los registros
El modo de operacion de la DUART se programa a traves de sus registros de control.

Asimismo, se pueden leer sus registros de estado para conocer el estado de operacion de
37
la unidad. La tabla 2.1 muestra los registros de la DUART junto con su acronimo de su
denominacion en ingles, la direccion que tienen asignada en el computador simulado de la
practica y si son especficos de la lnea serie A, de la B o son comunes.
Direccion
EFFC01
EFFC03
EFFC05
EFFC07
EFFC09
EFFC0B
EFFC0D
EFFC0F
EFFC11
EFFC13
EFFC15
EFFC17
EFFC19
EFFC1B
EFFC1D
EFFC1F
Registro en lectura
de modo A (MR1A, MR2A)
de estado A (SRA)
Sin acceso
buer de recepcion A (RBA)
Sin implementar
de estado de interrupcion (ISR)
Sin implementar
Sin implementar
de modo B (MR1B, MR2B)
de estado B (SRB)
Sin acceso
buer de recepcion B (RBB)
del vector de interrupcion (IVR)
Sin implementar
Sin implementar
Sin implementar
Registro en escritura
de modo A (MR1A, MR2A)
de seleccion de reloj A (CSRA)
de control A (CRA)
buer de transmision A (TBA)
de control auxiliar (ACR)
de mascara de interrupcion (IMR)
Sin implementar
Sin implementar
de modo B (MR1B, MR2B)
de seleccion de reloj B (CSRB)
de control B (CRB)
buer de transmision B (TBB)
del vector de interrupcion (IVR)
Sin implementar
Sin implementar
Sin implementar
Lnea
A
A
A
A
Ambas
Ambas
Ambas
Ambas
B
B
B
B
Ambas
Ambas
Ambas
Ambas
Tabla 2.1: Registros de la DUART MC68681
Todos los registros son de 8 bits y el ancho del bus de datos de esta unidad es tambien
de 8 bits. Por lo tanto, se deberan usar instrucciones de tama
no de operando de 8 bits para
leer y escribir en estos registros.
Como es habitual en los controladores de perifericos, en muchos casos 2 registros distintos
comparten el mismo puerto, de forma que cuando se escribe se accede a un registro y cuando
se lee se accede a otro. Ademas, los 2 registros de modo de cada lnea comparten la misma
direccion. De forma que, en el primer acceso se direcciona el registro de modo 1 y en el segundo
el registro de modo 2. Todos los accesos posteriores direccionaran el registro de modo 2, a
menos que se reinicialice el puntero interno que los discrimina. Este puntero se reinicializa al
realizar el RESET del sistema o bien ordenando una reinicializacion del puntero en el registro
de control correspondiente.
A continuacion se describen cada uno de los registros de la DUART MC68681 simulada.
En muchos casos aparece la notacion N/A que indica que la funcionalidad proporcionada por
el bit correspondiente del registro no esta disponible en la unidad simulada
38
2.3.1.
Registros de modo 1 (MR1A y MR1B)
N/A
Bit 7
Seleccion
RxIRQ
Bit 6
0 = RxRDY
1 = FFULL
N/A
Bit 5
N/A
Bit 4 Bit 3
N/A
Bit 2
Bits
por caracter
Bit 1 Bit 0
00 = 5
01 = 6
10 = 7
11 = 8
A traves de este registro se le ordena a la DUART el n

umero de bits por caracter de la
lnea correspondiente y cuando ha de solicitar una interrupcion en recepcion. En este u
ltimo
caso existen dos posibilidades:
RxRDY (Receiver ReaDY) Se solicita una interrupcion cada vez que llega un caracter.
FFULL (Fifo FULL) Cada lnea posee 3 registros de recepcion organizados como una pila
FIFO (FirstInputFirstOutput), lo que permite recibir 3 caracteres consecutivos. Esta
opcion supone por lo tanto que se solicite la interrupcion cuando la pila se llene, es decir
cada 3 caracteres.
2.3.2.
Registros de modo 2 (MR2A y MR2B)

Modo de
la lnea
Bit 7 Bit 6
00 = Normal
01 = Eco
10 = N/A
11 = N/A
N/A
Bit 5
N/A
Bit 4
N/A
Bit 3 Bit 2 Bit 1 Bit 0
A traves de este registro se le ordena a la DUART el modo de operacion de la lnea

correspondiente. En el modo eco, la DUART retransmite automaticamente cada caracter que
recibe.
2.3.3.
Registros de estado (SRA y SRB)

N/A
Bit 7
N/A
Bit 6
N/A
Bit 5
N/A
Bit 4
TxEMT
Bit 3
0 = No
1 = Yes
TXRDY
Bit 2
0 = No
1 = Yes
FFULL
Bit 1
0 = No
1 = Yes
RxRDY
Bit 0
0 = No
1 = Yes
En este registro se consulta el estado de la lnea correspondiente. Los sucesos que registra
son:
TxEMT (Transmitter EMpTy) Si esta habilitada la transmision por la lnea correspondiente, se pone a 1 cuando se puede cargar un nuevo caracter en el buer de transmision
(TBA o TBB) y el caracter anterior se ha terminado de enviar.
39
TXRDY (Transmitter ReaDY) Si esta habilitada la transmision por la lnea correspondiente, se pone a 1 cuando se puede cargar un nuevo caracter en el buer de transmision
(TBA o TBB), pero puede que a
un no se haya completado el envo del caracter anterior.
FFULL (Fifo FULL) Hay 3 caracteres en la pila FIFO de registros de recepcion.
RxRDY (Receiver ReaDY) Se ha recibido un caracter y esta en la pila FIFO de registros
de recepcion.
2.3.4.
Registros de selecci
on de reloj (CSRA y CSRB)
Seleccion de velocidad de recepcion

Conjunto 1
Conjunto 2
ACR Bit 7 = 0 ACR Bit 7 = 1
0000
50
75
0001
110
110
0010
134.5
134.5
0011
200
150
0100
300
300
0101
600
600
0110
1200
1200
0111
1050
2000
1000
2400
2400
1001
4800
4800
1010
7200
1800
1011
9600
9600
1100
38400
19200
1101
N/A
N/A
1110
N/A
N/A
1111
N/A
N/A
Selecci
on de velocidad de transmision
Conjunto 1
Conjunto 2
ACR Bit 7 = 0 ACR Bit 7 = 1
0000
50
75
0001
110
110
0010
134.5
134.5
0011
200
150
0100
300
300
0101
600
600
0110
1200
1200
0111
1050
2000
1000
2400
2400
1001
4800
4800
1010
7200
1800
1011
9600
9600
1100
38400
19200
1101
N/A
N/A
1110
N/A
N/A
1111
N/A
N/A
Mediante este registro en combinaci

on con el bit 7 del registro auxiliar de control (ACR),
se elige la velocidad de transmision y recepcion de la lnea correspondiente.
2.3.5.
Registros de control (CRA y CRB)

N/A
Bit 7
000
001
010
011
100
101
110
111
=
=
=
=
=
=
=
=
Miscelaneos
Bit 6 Bit 5 Bit 4
Sin efecto
Reinicializar puntero a MR1
Reinicializar recepcion
Reinicializar transmision
Reinicializar estado de error
N/A
N/A
N/A
Transmisi
on
Bit 3 Bit 2
00 = Sin efecto
01 = Habilitar
10 = Inhibir
11 = N/A
Recepcion
Bit 1 Bit 0
00 = Sin efecto
01 = Habilitar
10 = Inhibir
11 = N/A
40
Mediante este registro de control se habilita o inhibe la transmision y/o recepcion en la

lnea correspondiente. Ademas, se puede reinicializar el puntero para poder acceder al registro
de modo 1 (MR1A o MR1B), la recepcion, la transmision y los estados de error de la lnea
correspondiente.
2.3.6.
Registros del buer de recepci

on (RBA y RBB)
En cada uno de estos puertos hay 3 registros organizados como una pila FIFO, donde se
almacenan los caracteres que se reciben por la lnea correspondiente. De modo que, si se ha
recibido mas de un caracter desde la u
ltima vez que se leyo, estos se pueden leer en accesos
consecutivos.
2.3.7.
Registros del buer de transmisi

on (TBA y TBB)
En este registro se escribe el caracter que se va a enviar por la lnea correspondiente.
2.3.8.
Registro de control auxiliar (ACR)

Seleccion
del conjunto
de velocidades
Bit 7
0 = Conjunto 1
1 = Conjunto 2
N/A
Bit 6 Bit 5 Bit 4
N/A
Bit 3
N/A
Bit 2
N/A
Bit 1
N/A
Bit 0
Este registro sirve para seleccionar uno de los dos conjuntos de velocidades de recepcion
y transmision. La velocidad elegida dentro del conjunto se especifica a traves de los registros
de seleccion de reloj correspondiente (CSRA o CSRB).
2.3.9.
Registro de estado de interrupci

on (ISR)
N/A
Bit 7
N/A
Bit 6
RxRDYB
FFULLB
Bit 5
0 = No
1 = Yes
TxRDYB
Bit 4
0 = No
1 = Yes
N/A
Bit 3
N/A
Bit 2
RxRDYA
FFULLA
Bit 1
0 = No
1 = Yes
TxRDYA
Bit 0
0 = No
1 = Yes
Este registro proporciona el estado de todas las fuentes posibles de interrupcion. Los
contenidos de este registro se enmascaran con los contenidos del registro de mascara de
interrupcion (IMR). De modo que, se activar
a la peticion de interrupcion si y solo si existe
alg
un bit de este registro a 1 y el bit correspondiente del registro de mascara de interrupcion
tambien esta a 1.
Existen dos fuentes posibles de interrupcion para cada lnea:
RxRDY o FFULL (Receiver ReaDY o Fifo FULL) Se colocara a 1 si se ha recibido
un caracter o la pila de registros FIFO este llena, seg
un lo elegido mediante el bit 6 del
registro de modo 1 correspondiente (MR1A o MR1B).
41
TxRDY (Transmiter ReaDY) Es un duplicado del bit TxRDY del registro de estado
correspondiente (SRA o SRB). Por lo tanto, se pondra a 1 siempre que el registro
buer de transmision este vaco.
2.3.10.
Registro de m
ascara de interrupci
on (IMR)
N/A
Bit 7 Bit 6
RxRDYB
FFULLB
Bit 5
0 = Inhibida
1 = Habilitada
TxRDYB
Bit 4
0 = Inhibida
1 = Habilitada
N/A
Bit 3 Bit 2
RxRDYA
FFULLA
Bit 1
0 = Inhibida
1 = Habilitada
TxRDYA
Bit 0
0 = Inhibida
1 = Habilitada
Como se ha dicho, este registro se usa para habilitar o inhibir la peticion de interrupcion
de cada una de las 4 fuentes posibles. En particular, si alguno de los bit TxRDYA y TxRDYB
esta a 1 se solicitara una interrupcion siempre que se este en condiciones de transmitir un
nuevo caracter. Es decir, tras mandar el u
ltimo caracter de un paquete se debera colocar a
0. Si no, hasta que no se cargue un nuevo caracter en el registro del buer de transmision
correspondiente (TBA o TBB) se solicitaran interrupciones de forma ininterrumpida, valga
la redundancia.
2.3.11.
Registro del vector de interrupci

on (IVR)
En este registro se almacenara el vector de interrupcion que debe proporcionar el controlador MC68681 durante el ciclo de bus de reconocimiento de interrupcion. Por lo tanto, la
direccion de la rutina de tratamiento se debera almacenar a partir de la posicion de memoria
resultante de multiplicar por 4 el contenido de este registro (vease seccion 1.5.3).
Tras un reset contiene el vector 0F, que seg
un la tabla 1.5 es el correspondiente a vector
de interrupcion no inicializado.
42
Captulo 3
Programa ensamblador 68kasm

El programa que se describe es un ensamblador basico de dos pasadas para los microprocesadores MC68000 y MC68010. Este ensamblador traduce el juego completo de instrucciones
de ambos procesadores a la vez que proporciona un juego de directivas para el ensamblador o pseudoinstrucciones. La salida que genera se compone de un fichero con el listado de
ensamblaje y un otro que contiene el codigo objeto en el formato S-record de Motorola.
Paul McKee escribio la versi
on 1 de este programa en 1986, Mark Hollomon la versi
on
2.0 y Bradford W. Mott la versi
on 2.1.
3.1.
Llamada al programa ensamblador
La sintaxis para invocar al programa ensamblador 68kasm es la siguiente:

68kasm [-clna] <fichero fuente>
Options: -c
-l
-n
-a
Show full constant expansions for DC directives

Produce listing file (infile.lis)
Produce NO object file (infile.h68)
Produce long word absolute addresses only (infile.h68)
La sintaxis recomendada es:

68kasm -l practica.s
Lo que producira un fichero con el listado de ensamblaje llamado practica.lis y, si no
ha habido errores, un fichero con el codigo objeto llamado practica.h68. Si no ha habido
errores el programa mostrara el mensaje siguiente:
68000 Assembler by PGM
No errors detected
No warnings generated
Se recomienda utilizar la opcion -l ya que, por un lado permitira estudiar los posibles
errores en el fichero de listado y, ademas, permitira al simulador BSVC mostrar el codigo
de programa en la ventana correspondiente. Si no se utiliza esta opcion el simulador no
mostrara el codigo ensamblador del programa y no se podran colocar puntos de ruptura con
una simple pulsacion del raton.
44
3.2.
Formato del c
odigo fuente
La entrada al programa ensamblador es un fichero que contiene instrucciones, pseudoinstrucciones y comentarios. Cada lnea puede tener hasta un maximo de 256 caracteres y el
programa no distingue entre may
usculas y min
usculas.
Cada lnea de codigo fuente puede tener los siguientes campos:
ETIQUETA
OPERACION
OPERANDO,,
COMENTARIO
(A0)+,(A1)+
*Ejemplo
Por ejemplo:
LOOP:
MOVE.L
Los campos se pueden separar por cualquier combinaci

on de blancos y tabuladores. Sin
embargo, no se permite el uso de blancos y tabuladores dentro de un campo, a excepcion del
campo de comentario y en tiras de caracteres entre comillas.
3.2.1.
Campo de etiquetas
El campo de etiquetas se distingue, bien porque comienza en la primera columna o bien

porque se termina con una coma, que no forma parte de la etiqueta sino que solo la finaliza.
Una etiqueta puede tener cualquier longitud, pero solo se tienen en cuenta los ocho
primeros caracteres.
Se recomienda finalizar las etiquetas con dos puntos para mejorar la legibilidad del codigo.
3.2.2.
Campo de operaci
on
Este campo especfica la instruccion que se va a ensamblar o la pseudoinstruccion para el

ensamblador. Si la operacion lo permite, se puede a
nadir el sufijo que indica el tama
no de la
operacion (.B, .W, .L o .S) para indicar byte, palabra, palabra larga o desplazamiento corto.
Este campo no puede empezar en la primera columna.
3.2.3.
Campo de operandos
Los operandos se separan de la operacion por espacios o tabuladores. Si la operacion tiene

mas de un operando, estos se deben separar por comas. Los operandos no pueden contener
espacios a menos que se entrecomillen. Ademas, no se pueden incluir espacios antes o detras
de la coma que separa dos operandos.
3.2.4.
Campo de comentario
Un comentario es cualquier combinaci

on de caracteres que este en la misma lnea tras el
campo de operandos. Ademas, una lnea que comience por un * se considera como lnea de
comentario.
Se recomienda comenzar todos los comentarios con un asterisco para mejorar la legibilidad
del codigo.
3.2.5.
45
Smbolos
Los smbolos aparecen en el codigo como etiquetas, constantes u operandos. El primer

caracter de un smbolo debe de ser una letra o un punto. Los restantes pueden ser: letras,
$, . o _. Pueden ser de cualquier longitud aunque solo se distinguen por sus 8 primeros caracteres. Se recuerda que el programa ensamblador no distingue entre may
usculas y
min
usculas.
3.2.6.
Expresiones
Se pueden utilizar expresiones en lugar de n

umeros. Una expresion consiste en uno o mas
operandos (n
umeros o smbolos) y operadores de uno o dos operandos. Los calculos se realizan
con 32 bits y no se obtiene ning
un resultado en caso de overflow. Aunque, la division por
cero produce un error.
Operandos de expresiones
Un operando de una expresion puede ser un smbolo o una constante de cualquiera de los
tipos siguientes:
N
umeros decimales Estan constituidos por una secuencia de dgitos decimales.
N
umeros hexadecimales Estan constituidos por una secuencia de dgitos hexadecimales
precedidos por $.
N
umeros binarios Estan constituidos por una secuencia de dgitos binarios precedidos por
%.
N
umeros octales Estan constituidos por una secuencia de dgitos octales precedidos por @.
Constantes ASCII Estan constituidas por una tira de caracteres ASCII, hasta un maximo
de 4, entrecomilladas por comillas simples (). Si se quiere introducir una comilla simple
en la tira hay que colocar dos consecutivas.
Operadores de expresiones
Los operadores se muestran en la tabla 3.1 en orden de precedencia decreciente. Los de
igual precedencia se eval
uan de izquierda a derecha (a excepcion de los del grupo 2).
3.2.7.
Especificaci
on de los modos de direccionamiento
La tabla 3.2 detalla como se especifican los modos de direccionamientos en el programa

ensamblador.
3.3.
Instrucciones de bifurcaci
on
Las instrucciones Bcc, BRA y BSR son las u

nicas a las que se les puede a
nadir el sufijo .S.
Este sufijo obliga a ensamblar estas instrucciones con direcciones de salto de 1 byte (rango
-128..127). Si se usa y la direccion de destino cae fuera de rango se produce un error. Si
se a
nade el sufijo .L, se usa una palabra para la direccion de salto puede estar en el rango
46
Precedencia
1
2
3
Operador
()
~
<<
>>
&
!
*
/
\
+
-
Descripcion
Parentesis
Negacion (complementa a dos)
NOT (complementa a uno)
Desplaza a la izquierda
(x<<y significa que x se desplaza y bits y se introducen ceros)
Desplaza a la derecha
(x>>y significa que x se desplaza y bits y se introducen ceros)
AND
OR
Multiplicaci
on
Division entera
Modulo
Suma
Resta
Tabla 3.1: Operadores de expresiones
-32768..32767. Si no se usa ning

un sufijo el ensamblador intenta utilizar un salto corto .S,
pero si la direccion destino no esta en el rango correspondiente o no se conoce tras la primera
pasada, utilizara un salto largo .L.
3.4.
3.4.1.
Pseudoinstrucciones
Set origin ORG
Especifica en que posiciones de memoria se ubicaran las variables o el codigo que aparece
a continuacion. El formato de una lnea con esta pseudoinstruccion es:
<ETIQUETA>
ORG
<EXPRESION>
La expresion no debe contener referencias adelantadas ya que su valor se debe conocer

durante la primera pasada en la lnea donde ORG aparece. La etiqueta es opcional y si se usa,
el smbolo adquiere el valor de la direccion <EXPRESION>.
3.4.2.
Equate EQU
Se usa para definir smbolos cuyo valor permanece constante. El formato de una lnea con
esta pseudoinstruccion es:
<ETIQUETA>
EQU
<EXPRESION>
La expresion no debe contener referencias adelantadas ya que su valor se debe conocer

durante la primera pasada en la lnea donde ORG aparece. La etiqueta es obligatoria ya que
se trata del smbolo que se define y adquiere el valor de <EXPRESION>.
Modo
Directo a registro de datos
Directo a registro de direccion
Absoluto (el tama
no lo elige el ensamblador)
Relativo a PC
Relativo a PC con desplazamiento m
ultiple
Indirecto a registro con postincremento
Indirecto a registro con predecremento
Relativo a registro base con desplazamiento m
ultiple
Inmediato
Implcito
47
Sintaxis
Dn
An
< ex >
< ex16 >(PC)
< ex8 >(PC,Xn.s)
(An)
(An)+
-(An)
< ex16 >(An)
< ex8 >(An,Xn.s)
#< ex >
SR,USP,PC,VBR,SFC,DFC
Leyenda: Dn
An
Xn
= Registro de datos
= Registro de direcciones (se puede usar SP por A7)
= Registro de datos o direcciones usado como ndice en
los desplazamientos m
ultiples
.s
= Codigo de tama
no del registro ndice
(.W o .L, .W es la opcion por defecto)
< ex8 > = Expresion que se calcula a 8 bits, si no se pone se asume 0
< ex16 >= Expresion que se calcula a 16 bits, si no se pone se asume 0
< ex > = Cualquier expresion
SR
= Registro de estado
PC
= Registro contador de programa
USP
= Registro puntero de pila de usuario
SSP
= Registro puntero de pila de supervisor
VBR
= Registro base de la tabla de vectores (MC68010)
SFC
= Registro fuente de codigo de funcion (MC68010)
DFC
= Registro destino de codigo de funcion (MC68010)
Tabla 3.2: Especificacion de los modos de direccionamiento
3.4.3.
Define constant DC
Esta pseudoinstruccion es equivalente a la DATA del estandar IEEE694. Se usa para

almacenar tiras de caracteres y listas de constantes en memoria. El formato de una lnea con
esta pseudoinstruccion es:
<ETIQUETA>
DC.<TAMA~
NO>
<ITEM>,<ITEM>,...
Al smbolo de la etiqueta se le asigna la direccion de memoria de comienzo de la lista

de datos. El codigo de <TAMA~
NO> especifica si cada <ITEM> tiene el tama
no de 1 byte (.B), 1
palabra (.W) o 1 palabra larga (.L). La opcion por defecto es de palabra.
Ejemplo:
TEXTO
DC.B
DC Ejemplo,$0D,$0A,0
48

Como consecuencia a partir de la direccion de memoria TEXTO se almacenara:
44 43 20 45 6A 65 6D 70 6C 6F 0D 0A 00
3.4.4.
Define storage DS
Esta pseudoinstruccion es equivalente a la RES del estandar IEEE694. Se usa para

generar un bloque de bytes, palabras o palabras largas sin inicializar. El formato de una lnea
con esta pseudoinstruccion es:
<ETIQUETA>
3.4.5.
DS.<TAMA~
NO>
<LONGITUD>
Set symbol SET
Es similar a la anterior, pero se usa para smbolos que se pueden redefinir usando otra
pseudoinstruccion SET (pero no usando EQU o REG). El formato de una lnea con esta pseudoinstruccion es:
<ETIQUETA>
3.4.6.
SET
<EXPRESION>
Define register set REG
Se usa para definir un conjunto de registros que se van a usar en una instruccion MOVEM.
El formato de una lnea con esta pseudoinstruccion es:
<ETIQUETA>
REG
<EXPRESION DE REGISTROS>
La expresion de registros es de la forma:

RI/RI/RI...
Por ejemplo:
CONTEXTO
REG
MOVEM
D0/D3-D7/A1-A5/A6
CONTEXTO,-(A7)
MOVEM
D0/D3-D7/A1-A5/A6,-(A7)
equivale a:
3.4.7.
Define constant block DCB
Se usa para generar un bloque de bytes, palabras o palabras largas que se inicializan al
mismo valor. El formato de una lnea con esta pseudoinstruccion es:
<ETIQUETA>
DCB.<TAMA~
NO>
<LONGITUD>,<VALOR>,...
3.5.
49
Formato del listado ensamblador
El ensamblador produce un listado del codigo fuente junto con su codigo objeto si se le
invoca con la opcion -l. El formato de una lnea de este fichero es:
0000102E
22D8
200
LOOP
MOVE.L (A0)+,(A1)+
Sample
La primera columna muestra la direccion de memoria correspondiente. La segunda columna el codigo de operacion correspondiente a la instruccion. La tercera columna la lnea correspondiente del fichero de listado. Las columnas posteriores contienen los campos de la lnea
correspondiente del codigo fuente.
En caso de que se presente alg
un error o aviso, este se muestra en la lnea siguiente. Al
final del fichero se imprime el n
umero total de errores y avisos.
3.6.
Ejemplos
En el directorio /usr/local/datsi/bsvc/samples/m68000 existen dos programas ejemplo que se distribuyen con el simulador. Los ficheros fuentes se llaman MatrixMultiply.s y
example.s. Tambien se pueden encontrar en ese directorio los listados de ensamblaje correspondientes, cuya extension es .lis.
50
Captulo 4
Simulador BSVC
BSVC es una plataforma para la simulaci
on de procesadores, memoria y controladores de
perifericos, desarrollada en C++ y Tcl/Tk. BSVC fue desarrollado por Bradford W. Mott en
la Universidad del Estado de Carolina del Norte para la realizacion de practicas de sistemas
de entrada/salida y constituyo su proyecto fin de carrera1 . Actualmente, BSVC simula el microprocesador MC68000, el controlador de lneas series DUART MC68681 y memoria RAM.
Por lo tanto, permite construir computadores virtuales con procesador, memoria y unidades
perifericas.
BSVC se compila y ejecuta sobre sistemas operativos Unix, con compilador de C++ gcc
2.7.2 e interfaz grafico Tcl 7.5 y Tk 4.1. Existe una versi
on para Windows95, pero no incorpora
el simulador de la DUART MC68681.
En este captulo se detalla la funcionalidad de BSVC necesaria para la realizacion de la
practica. El manual completo de este simulador se encuentra en el directorio
/usr/local/datsi/bsvc/doc/Manual/html/ en formato hipertexto HTML o en
/usr/local/datsi/bsvc/doc/Manual/ps en formato PostScript.
4.1.
Carga de computador virtual
Para ejecutar el simulador simplemente hay que ordenar bsvc. A continuaci

on aparece el
interfaz de usuario del simulador que se muestra en la figura 4.1.
Si se pulsa sobre el men
u File, aparece una persiana con tres opciones activas:
New Setup Esta opcion permite crear un computador virtual.
Open Setup Esta opcion permite cargar un computador virtual previamente creado.
Quit Esta opcion permite salir del simulador.
Se debe pulsar la opcion Open Setup para cargar el computador virtual sobre el que se
va a realizar la practica. Al pulsarla aparece una nueva ventana con un contenido similar a
la de la figura 4.2.
El fichero que contiene el computador de la practica se llama practica.setup y esta en
/usr/local/datsi/bsvc/samples/m68000. Este computador consta de:
Un microprocesador MC68000.
1
Senior design project
52
Figura 4.1: Ventana inicial del simulador BSVC
Figura 4.2: Ventana de b

usqueda de ficheros
Un modulo de memoria RAM de 32 Kbytes situado a partir de la direccion 0.

Una DUART MC68681 situada a partir de la direccion EFFC00, conectada a la lnea
de peticion de interrupcion de nivel 4 y cuyas dos lneas series estan conectadas a dos
terminales alfanumericos que a su vez se simulan con dos ventanas.
Al pulsar dos veces consecutivas sobre el se carga la configuracion de dicho computador. La
ventana inicial cambia de aspecto y se muestra la ventana de manejo del simulador (figura 4.3).
Ademas aparecen dos ventanas con las etiquetas MC68681 L
nea A y MC68681 L
nea B,
que estan conectados a las lneas correspondientes como si de terminales alfanumericos se
tratase.
Existe la posibilidad de cargar el fichero de configuracion del computador (practica.setup)
desde la lnea de comandos:
bsvc /usr/local/datsi/bsvc/samples/m68000/practica.setup
4. Simulador BSVC
53
Figura 4.3: Ventana del simulador
4.2.
Carga de un programa objeto
Ahora que se dispone de un computador, se puede proceder a cargar un programa en

la memoria. Pulsando en la opcion File aparece la persiana anterior pero con dos nuevas
opciones activas:
Load Program Esta opcion permite cargar un programa en la memoria del computador.
Al pulsarla aparece una ventana como la de la figura 4.2.
Existen programas ejemplo en /usr/local/datsi/bsvc/samples/m68000, si se desea
cargar alguno hay que cargar el programa objeto de extension .h68. Para familiarizarse
cargue example.h68 pulsando dos veces consecutivas sobre el.
Save Setup Esta opcion permite salvar un computador virtual.
4.3.
Men
us de la ventana de manejo del simulador
En la parte superior derecha de esta ventana (figura 4.3), existen tres men
us:
File Es identica a su homonima correspondiente a la ventana inicial y sirve para para cargar, crear y salvar computadores virtuales, as como para cargar programas y salir del
simulador.
Edit Sirve para ver y modificar el computador virtual que se ha cargado.
Window Sirve para generar dos nuevas ventanas. Una muestra el listado de ensamblaje
del programa cargado, que contiene el codigo fuente. La otra permite ver y alterar el
contenido del mapa de direcciones.
54
Registers La columna izquierda de esta ventana muestra los registros del microprocesador
MC68000. En su parte superior existe un men
u etiquetado Registers que despliega
dos opciones:
Alter Permite modificar el contenido de un registro. Para ello se selecciona el registro
en cuestion y a continuacion esta opcion. El mismo efecto se consigue pulsando
dos veces consecutivas sobre el registro.
Clear All Pone a 0 todos los registros.
Trace La columna de la derecha es una zona de presentaci
on de la traza de ejecucion del
programa. El men
u superior etiquetado Trace permite seleccionar el tipo de informacion
que se muestra y salvar la traza a fichero. Por defecto, se muestra la instruccion donde
se ha detenido la ejecucion y los posibles errores.
4.4.
Botones de la ventana de manejo del simulador
En la parte inferior derecha, bajo la ventana de traza existen 4 botones:

Breakpoints Permite ver, a
nadir y quitar puntos de ruptura introduciendo una direccion
de memoria. Sin embargo, para a
nadir un punto de ruptura basta con pulsar dos veces
consecutivas sobre la instruccion correspondiente, la lnea de codigo correspondiente
cambiara al color rojo. Del mismo modo, para quitar un punto de ruptura se pulsa
dos veces sobre la lnea correspondiente. Este simulador u
nicamente acepta puntos de
ruptura de tipo fetch.
Single Step Permite ejecutar el programa instruccion a instruccion.
Run/Stop Permite iniciar o detener la ejecucion del programa.
Reset Simula la excepcion de Reset del procesador. Como se describe en la seccion 1.5.4,
supone la inicializacion del computador virtual. El puntero de pila de supervisor (A7) se
inicializa con el contenido de la palabra larga de la direccion 0, el contador de programa
(PC) se inicializa con el contenido de la palabra larga de la direccion 4 y procesador
se coloca en modo supervisor con las interrupciones inhibidas (2700 en el registro de
estado, SR).
Antes de ejecutar el programa se debe pulsar este boton.
4.5.
Resultados de la ejecuci
on de un programa
La implementacion de la herramienta bsvc original se ha modificado para permitir al

usuario que le sea mas facil la depuracion de un programa. Las modificaciones realizadas
consisten en la generacion de tres ficheros adicionales en los que se almacena informacion de
la ejecucion de un programa:
Ficheros puertoa y puertob. Contienen la informacion que se transmite por las lneas
serie A y B respectivamente, aunque los caracteres transmitidos no sean representables
en la ventana que representa la lnea serie. Estos ficheros se pueden mostrar o editar
4. Simulador BSVC
55
con cualquier editor de ficheros binarios o volcar su contenido con el comando od de

linux. Por ejemplo la ejecucion de od -x puertoa realiza un volcado hexadecimal por
la pantalla de todos los caracteres contenidos en el fichero puertoa.
Fichero traza.log. Contiene informacion acerca de todas las escrituras que se han
realizado en memoria. Puesto que el mapa de memoria y de entrada salida es u
nico, en
este fichero tambien se encontrar
an las escrituras en los puertos de la DUART. Para
que se genere este fichero, se debe establecer la variable de entorno TRAZA_BSVC al valor
1. A modo de ejemplo se muestra un posible contenido del fichero:
LOG DE LAS ESCRITURAS EN MEMORIA.
Se indica la direcci
on de la instrucci
on que genera la escritura, la
direcci
on en la que se escribe y el valor
PC
Direcci
on Dato
0x00008A9C 0x00008FFC 0x00008AA0
0x000004A2 0x00EFFC03 0xCC
0x000004AA 0x00EFFC13 0xCC
0x00008AD8 0x00008FF6 0x0000
0x00008ADE 0x00008FF4 0x0064
La primera columna muestra la direccion que ocupa la instruccion que realiza la escritura. Para conocer de que instruccion se trata se debe consultar el fichero .lis mediante
la opcion Program Listing del men
u Window de la herramienta.
La segunda columna indica la direccion de memoria sobre la que se ejecuta la escritura.
La tercera columna contiene el valor que se ha escrito en la direccion anterior que puede
ser un valor de 8, 16 o 32 bits.
En el ejemplo, la instruccion contenida en la direccion 0x8A9C escribe el valor de 32 bits
0x00008AA0 en la direccion 0x00008FFC. Las instrucciones ubicadas en las posiciones
0x04A2 y 0x04AA escriben en los puertos de E/S de la DUART CSRA y CSRB el valor
0xCC. Las instrucciones almacenadas en 0x8AD8 y 0x8ADE escriben los valores de 16 bits
0 y 0x0064 en las direcciones 0x00008FF6 y 0x00008FF4 respectivamente.
4.6.
Errores conocidos
Problema Cuando se ejecuta instruccion a instruccion, si se modifica el registro de estado

se sigue mostrando el contenido antiguo. (Registers).
Posible soluci
on Colocar un punto de ruptura en la instruccion siguiente a la que modifica
el registro de estado y pulsar Run.
Problema Cuando se carga un programa desde la ventana del simulador (figura 4.3) se
debe cargar el fichero con el codigo objeto cuya extension .h68. Sin embargo, si se carga
desde la ventana de listado no se podra ejecutar correctamente.
56
Captulo 5
Enunciado del proyecto: E/S

mediante interrupciones
El objetivo del proyecto es que el alumno se familiarice con la realizacion de operaciones de Entrada/Salida en un periferico mediante interrupciones. El dispositivo elegido es la
DUART MC68681 operando ambos puertos serie mediante interrupciones. En el computador
del proyecto la DUART esta conectada a la lnea de petici
on de interrupci
on de nivel
4.
La estructura del proyecto se muestra en la figura 5.1. Como puede apreciarse se necesitan
unos b
ueres internos para almacenar los caracteres que se reciben asncronamente por los
puertos serie. Del mismo modo, se necesitan sendos b
ueres internos para almacenar los
caracteres pendientes de transmitirse por los puertos.
Ademas, existe una u
nica rutina de tratamiento de las interrupciones de los puertos que
sera la encargada transferir la informacion a o desde los mencionados b
ueres internos. El
proyecto implica la programacion de la rutina de tratamiento de las interrupciones (RTI)
as como de las siguientes subrutinas que constituyen la interfaz:
INIT: Inicializacion de los dispositivos. Preparara los dos puertos serie para recibir y transmitir caracteres y notificar los sucesos mediante la solicitud de interrupciones.
SCAN: Lectura de un dispositivo. Devolver
a una lnea de caracteres que se haya recibido
previamente por el puerto correspondiente (A o B).
PRINT: Escritura en un dispositivo. Ordenara la escritura de una lnea de caracteres por
el puerto correspondiente (A o B).
Como ayuda para la implementaci
on y prueba de los b
ueres internos que deben manipular las subrutinas anteriores, se propone la realizacion de las subrutinas auxiliares que se
indican a continuacion y que facilitan la gestion de los b
ueres internos de forma independiente:
LEECAR: Obtencion de un caracter de un buer interno. comportamiento no bloqueante
de las subrutinas SCAN y PRINT.
ESCCAR: Insercion de un caracter en un buer interno.
LINEA: Se encarga de buscar si existe una lnea completa en un buer interno.
58
Las subrutinas deberan tener un comportamiento no bloqueante. Es decir, estas subrutinas se limitaran a almacenar o recuperar la informacion solicitada de los b
ueres internos y
no esperaran en ning
un caso a que termine la transmision de los caracteres o a que se reciban
nuevos caracteres.
La forma de acceder a los b
ueres internos y variables compartidas entre la RTI y SCAN
y PRINT debe asegurar la integridad de los datos manejados por las subrutinas, es decir,
que ning
un caracter es ledo dos veces y que no se pierde ninguno. Esto exige realizar un
estudio de concurrencia entre la RTI y el resto de subrutinas que se pueden ejecutar de
forma concurrente, teniendo en cuenta qu
e informaci
on modifica cada subrutina y en
qu
e momento lo hace.
Las subrutinas anteriores se depuraran y probaran escribiendo una serie de programas
principales que llamen a estas subrutinas con un conjunto de parametros distintos. Este juego
de ensayo debe asegurar el funcionamiento correcto de la RTI y las otras cuatro subrutinas.
Programa
Principal
INIT
PRINT
BUFFER
INTERNO
DE PRINT
(LNEA A)
SCAN
BUFFER
INTERNO
DE PRINT
(LNEA B)
BUFFER
INTERNO
DE SCAN
(LNEA A)
BUFFER
INTERNO
DE SCAN
(LNEA B)
RTI
ENTRADA
SALIDA
LNEAS A y B
Figura 5.1: Estructura del proyecto.
Descripci
on de las Subrutinas
Todas las subrutinas, excepto LEECAR, ESCCAR y LINEA reciben los parametros en la pila
y el valor de retorno, si lo tiene, se devuelve en el registro D0. En la figura 5.1 se muestra
la relacion entre las subrutinas de la practica, excluyendo LEECAR, ESCCAR y LINEA que se
utilizaran para que SCAN, PRINT y RTI realicen el acceso a los b
ueres internos de 2000 bytes

de las lneas serie.
59
60
LEECAR (Buffer)
Par
ametros:
Buer: 4 bytes. Es un descriptor que indica de que buer interno se desea extraer el
caracter. Se pasa por valor en el registro D0. Es un parametro de entrada/salida. Tiene
dos bits significativos:
Bit 0: Selecciona la lnea de transmision. Un 0 indica que se desea acceder a un
buer asociado a la lnea A y un 1 a la lnea B.
Bit 1: Selecciona el tipo de buer. Un 0 indica que se desea acceder al buer de
recepcion y un 1 al de transmision.
El resto de bits no seran tenidos en cuenta.
Resultado:
D0: 4 bytes. Se devuelve un codigo que indica el resultado de la operacion:
D0 = 0xFFFFFFFF si no hay ning
un caracter disponible en el buer interno
seleccionado.
D0 es un n
umero entre 0 y 255. Indicara el caracter que se ha extrado del
buer interno seleccionado.
Descripci
on:
La rutina LEECAR realiza la extraccion de un caracter del buer interno que se selecciona
en el parametro. Si el buer interno esta vaco, la funcion devolver
a el valor 0xFFFFFFFF y
no modificara el buer. Si el buer interno contiene caracteres, la funcion extraera el primer
caracter del buer almacenandolo en el registro D0 y lo eliminara, de tal forma que la
siguiente llamada a la funcion no lo vuelva a encontrar. Los posibles valores de los dos bits
menos significativos del parametro de entrada son:
0: indica que se desea acceder al buer interno de recepcion de la lnea A.
1: indica que se desea acceder al buer interno de recepcion de la lnea B.
2: indica que se desea acceder al buer interno de transmision de la lnea A.
3: indica que se desea acceder al buer interno de transmision de la lnea B.
Se supondra que el programa que invoca a esta subrutina no deja ning
un valor representativo en los registros del computador salvo el puntero de marco de pila (A6) y en el parametro
D0.
ESCCAR (Buffer,Caracter)
Par
ametros:
Buer: 4 bytes. Es un descriptor que indica en que buer interno se desea insertar un
caracter. Se pasa por valor en el registro D0. Es un parametro de entrada/salida. Tiene
dos bits significativos:
61

Caracter: 1 byte. Es el caracter que se desea a
nadir al buer interno como u
ltimo
caracter. Se pasa por valor en los 8 bits menos significativos del registro D1. Es un
parametro de entrada.
Resultado:
D0 = 0xFFFFFFFF si el buer interno seleccionado esta lleno.
D0 = 0 indicara que el caracter se ha insertado en el buer interno correctamente.

Descripci
on:
La rutina ESCCAR realiza la insercion de un caracter del buer interno que se selecciona
en el parametro. Si el buer interno esta lleno, la funcion devolver
a el valor 0xFFFFFFFF y
no modificara el buer. Si el buer no esta lleno, la funcion insertara el caracter contenido en
D1 como u
ltimo caracter del buer. Los posibles valores de los dos bits menos significativos
de D0 son:
un valor representativo en los registros del computador salvo el puntero de marco de pila (A6) y en los
parametros D0 y D1.
LINEA (Buffer)
Par
ametros:
Buer: 4 bytes. Es un descriptor que indica de que buer interno se desea conocer si
hay una lnea. Se pasa por valor en el registro D0. Es un parametro de entrada/salida.
Tiene dos bits significativos:
62
Resultado:
D0 es un n
umero entre 0 y 2000. Indicar
a el tama
no de la primera lnea
contenida en el buer interno descrito por el parametro.
Descripci
on:
La rutina LINEA cuenta el n
umero de caracteres que componen la primera lnea, incluyendo
el retorno de carro (caracter ASCII 13), que hay en el buer interno indicado en el parametro.
Si el buer interno esta vaco o no hay ninguna lnea (no existe el caracter ASCII 13), la
funcion devolvera el valor 0. Si el buer interno contiene caracteres, la funcion contar
a los
primeros caracteres que conforman la primera lnea y almacenara dicha cuenta en el registro
D0. Esta subrutina no modifica el buer interno involucrado. Los posibles valores de los dos
bits menos significativos del parametro de entrada son:
un valor representativo en los registros del computador salvo el puntero de marco de pila (A6) y en el parametro
D0.
INIT ( )
Par
ametros:
No tiene.
Resultado:
Los puertos A y B deben quedar preparadas para la recepci
on y transmisi
on de caracteres mediante E/S por interrupciones. Al finalizar la ejecucion de la instruccion RTS, el
puntero de pila (SP) debe apuntar a la misma direccion a la que apuntaba antes de ejecutar la
instruccion BSR. Debido a la particular configuracion del emulador, esta subrutina no puede
devolver ning
un error y, por tanto, no se devuelve ning
un valor de retorno. Se supondra que
el programa que invoca a esta subrutina no deja ning
un valor representativo en los registros
del computador salvo el puntero de marco de pila (A6).
Descripci
on:
La rutina INIT realiza la inicializacion de los dos puertos disponibles en la DUART
MC68681. Los parametros de inicializacion de esta subrutina son los siguientes:
8 bits por caracter para ambos puertos.
No activar el eco en ninguna de los puertos.
Se debe solicitar una interrupcion cada vez que llegue un caracter.
63
La velocidad de recepcion y transmision sera de 38400 bits/s en ambos puertos.

Funcionamiento Full Duplex: deben estar habilitadas la recepcion y la transmision simultaneamente.
Establecer el vector de interrupcion 40 (hexadecimal).
Habilitar las interrupciones de recepcion del puerto correspondiente en la mascara de
interrupcion. Las interrupciones de transmision solo se activar
an cuando el buer de
transmision del puerto correspondiente contenga una lnea completa seg
un se especifica
en la descripcion de la subrutina PRINT.
Actualizar la direccion de la rutina de tratamiento de interrupcion en la tabla de vectores
de interrupcion.
Inicializacion de los b
ueres internos de las subrutinas indicadas anteriormente.
Nota: se recuerda que el registro de mascara de interrupcion (IMR) de la DUART MC68681
no se puede leer. Si la logica del programa necesitase conocer su contenido, se podra
mantener una copia en memoria de las escrituras sobre dicho registro.
SCAN (Buffer, Descriptor, Tama~
no)
Par
ametros:
Buer: 4 bytes. Es el buer en el que se van a devolver los caracteres que se han ledo
del dispositivo. Se pasa por direccion. Es un parametro de salida.
Descriptor: 2 bytes. Es un n
umero entero. Es un parametro de entrada. Indica el
dispositivo sobre el que se desea realizar la operacion de lectura:
0 indica que la lectura se realizara del puerto A.
1 indica que la lectura se realizara del puerto B.
Cualquier otro valor provocara que la subrutina devuelva un error.

Tama
no: 2 bytes. Es un n
umero entero sin signo. Es un parametro de entrada. Indica
el n
umero m
aximo de caracteres que se deben leer del buer interno y copiar en el
parametro Buffer.
Resultado:
D0: Se devuelve un codigo que indica el resultado de la operacion:
D0 = 0xFFFFFFFF si existe alg
un error en los parametros pasados.
D0 es un n
umero positivo. Indicar
a el n
umero de caracteres que se han ledo
y se han copiado a partir de la posicion de memoria indicada por el parametro
Buffer (incluyendo el caracter de retorno de carro).
64
Descripci
on:
La rutina SCAN realiza la lectura de una lnea completa de caracteres del puerto correspondiente (A o B) siempre y cuando el tama
no total de la lnea, incluyendo el caracter de
retorno de carro, sea menor o igual al parametro Tama~
no.
La lectura se debera realizar de forma no bloqueante, es decir, la subrutina se limitara a
indagar si en el buer interno correspondiente hay una lnea valida y si su longitud (n),
incluyendo el retorno de carro, es menor o igual que Tama~
no.
Si es as, la subrutina se limitara a copiar en el parametro Buffer los n primeros caracteres
almacenados en el buer interno correspondiente y eliminarlos de dicho buer interno
devolviendo en D0 el valor n. La eliminacion de estos caracteres del buer no implica
la sobreescritura de los mismos, sino que basta con que dichos caracteres no se vuelvan a
entregar.
Si no, esta subrutina se limitara a devolver en D0 el valor 0. Tanto si la primera lnea
almacenada en el correspondiente buer interno es mayor que el parametro Tama~
no, como si
los caracteres almacenados en el correspondiente buer interno no constituyen una lnea.
Ademas se debera tener en cuenta lo siguiente:
El comportamiento no bloqueante es resultado de gestionar los puertos serie mediante
E/S por interrupciones. Para ello la subrutina SCAN dispondra de sendos bueres internos de 2000 bytes (a los que tienen acceso dicha subrutina y la rutina de tratamiento
de interrupcion) que contendran los caracteres ledos de los puertos y no consumidos
por ninguna llamada a SCAN. En particular esta subrutina debe asegurar que ning
un
caracter es ledo dos veces y que no se pierde ninguno (vease la figura 5.1). Los b
ueres
internos de la subrutina se deberan implementar como b
ueres circulares.
En ning
un caso esta subrutina debe esperar a que lleguen nuevos caracteres del dispositivo.
Se copiaran a lo sumo tantos bytes como indique el parametro Tama~
no.
Esta subrutina debera dejar el dispositivo preparado para realizar lecturas posteriores y,
al igual que la subrutina de inicializacion, debe dejar el puntero de pila (SP) apuntando a la
misma posicion de memoria a la que apuntaba antes de realizar la llamada a subrutina.
Se supondra que el programa que invoca a esta subrutina habra reservado espacio suficiente en el buer que se pasa como parametro (Buffer) y no deja ning
un valor representativo
en los registros del computador salvo el puntero de marco de pila (A6).
PRINT (Buffer, Descriptor, Tama~
no)
Par
ametros:
Buer: 4 bytes. Es el buer en el que se pasa el conjunto de caracteres que se desea
escribir en el dispositivo. Se pasa por direccion. Es un parametro de entrada.
Descriptor: 2 bytes. Es un n
umero entero. Es un parametro de entrada. Indica el
dispositivo sobre el que se desea realizar la operacion de escritura:
0 indica que la escritura se realizara del puerto A.
1 indica que la escritura se realizara del puerto B.
65
Cualquier otro valor provocara que la subrutina devuelva un error.

Tama
no: 2 bytes. Es un n
umero entero sin signo. Es un parametro de entrada. Indica
el n
umero de caracteres que se deben leer del parametro Buffer y a
nadir al buer
interno.
Resultado:
D0: Se devuelve un codigo que indica el resultado de la operacion:
D0 = 0xFFFFFFFF si existe alg
un error en los parametros pasados.
D0 es un n
umero positivo. Indicara el n
umero de caracteres que se han aceptado para su escritura en el dispositivo.
Descripci
on:
La rutina PRINT realiza la escritura en el correspondiente buer interno de tantos caracteres como indique el parametro Tama~
no contenidos en el buer que se pasa como parametro.
La escritura se debera realizar de forma no bloqueante, es decir, la subrutina finalizara inmediatamente despues de copiar los caracteres pasados en el parametro Buffer al
buer interno.
Adicionalmente, si alguno de los caracteres del buer que se pasa como parametro es el
retorno de carro (ASCII 13) se activar
a la transmision de caracteres para que se transmitan
los caracteres del correspondiente buer interno hasta el u
ltimo caracter de retorno de carro
que se ha copiado en el buer interno. Debido al comportamiento no bloqueante exigido,
la subrutina finalizara tras activar la transmision de caracteres.
Ademas se debera tener en cuenta lo siguiente:
Al igual que en la subrutina SCAN el comportamiento no bloqueante es resultado de
gestionar el puerto serie mediante E/S por interrupciones. Esto indica que el MC68681
generar
a una interrupci
on cuando alguna de los puerto est
e preparada para
transmitir y, por tanto, la rutina de tratamiento de interrupcion sera la encargada
de ir transmitiendo los caracteres por el puerto correspondiente (vease la figura 5.1).
Para permitir este comportamiento, la subrutina PRINT dispondra de sendos bueres
internos de 2000 bytes (a los que u
nicamente tienen acceso dicha subrutina y la rutina
de tratamiento de interrupcion) que contendr
a los caracteres pendientes de ser enviados
por los puertos serie. Los b
ueres internos de la subrutina se deberan implementar como
b
ueres circulares.
Una llamada a PRINT para uno de los puertos se limitara a copiar del parametro Buffer
los datos que se desean escribir al buer interno correspondiente y encolarlos al
conjunto de caracteres que estan pendientes de transmitirse. En el caso de que los
caracteres que se desean transmitir no quepan en su totalidad en el buer interno,
se encolaran los que quepan. La transmision efectiva de los caracteres encolados
sera activada solo si existe una lnea en el buer interno, es decir, si se ha encontrado
un retorno de carro despues de encolar los caracteres que se pasan como parametro.
En ning
un caso esta subrutina debe esperar a que finalice la transmision de caracteres
del dispositivo.
66

La DUART solicitara interrupciones cada vez que el puerto correspondiente este listo
para transmitir si se han activado en el registro de mascara de interrupciones (IMR).
Esta subrutina debera dejar el dispositivo preparado para realizar escrituras posteriores
y, al igual que la subrutina de inicializacion, debe dejar el puntero de pila (SP) apuntando a
la misma posicion de memoria a la que apuntaba antes de realizar la llamada a subrutina.
Se supondra que el programa que invoca a esta subrutina habra reservado espacio suficiente en el buer que se pasa como parametro (Buffer) y no deja ning
un valor representativo
en los registros del computador salvo el puntero de marco de pila (A6).
RTI
Descripci
on:
La invocacion de la rutina de tratamiento de interrupcion es el resultado de la ejecucion
de la secuencia de reconocimiento de interrupciones expuesta en la pagina 8. Entre otras
acciones esta subrutina debe realizar las siguientes acciones:
Identificaci
on de la fuente de interrupci
on. Puesto que el MC68681 activa una
misma se
nal de interrupcion para las cuatro condiciones posibles, esta subrutina debe
identificar cual de las cuatro posibles condiciones ha generado la solicitud de interrupcion.
Tratamiento de la interrupci
on. Una vez identificada la fuente, se debe realizar el
tratamiento de la interrupcion.
Si la interrupcion es de recepcion indica que la cola FIFO de recepcion del puerto
no esta vaca (vease la pagina 38). En este caso se debe a
nadir el caracter que se
recibio por el puerto al buer interno correspondiente.
Si la interrupcion es de transmision indica que el puerto serie esta preparado
para transmitir un caracter. En este caso si quedan caracteres en el buer interno
de transmision que conforman una lnea, se debe transmitir un nuevo caracter por
el puerto y eliminarlo del buer interno. Este comportamiento implica que la
RTI solo transmite lneas completas.
Situaciones especiales. Hay situaciones en las que el tratamiento de la interrupcion
no se puede asociar al tratamiento general:
Si la interrupcion es de recepcion y el buer interno esta lleno, no se puede
a
nadir el caracter que se recibe por el puerto, pero se debe leer el caracter del
buer de recepcion del MC68681 para desactivar la peticion de interrupcion. Este
caracter no se a
nade al buer interno (se tira).
Si la interrupcion es de transmision y el u
ltimo caracter que se transmitio por el
puerto serie es el retorno de carro, se transmitira un salto de lnea (codigo ASCII
10).
Si la interrupcion es de transmision y el u
ltimo caracter que se transmitio fue un
salto de lnea provocado por la aparicion de un retorno de carro en el buer interno,
se debe comprobar si queda una lnea completa en dicho buer. Si no es as, es
decir, no hay un conjunto de caracteres finalizados con el caracter 13, se deben
67
deshabilitar las interrupciones de transmision para el puerto que ha interrumpido

en el registro IMR del MC68681. Si no se realizara esta operacion el dispositivo
no desactivara la se
nal de interrupcion puesto que sigue estando preparado para
transmitir.
Nota: como complemento a la descripcion de estas subrutinas, en la seccion Ejemplos se
proporcionan distintos casos de uso.
Variables locales y paso de par

ametros
El procesador MC68000 no dispone de un registro de proposito especfico que realice
las tareas de puntero de marco de pila (FP). No obstante, habitualmente se suele utilizar el
registro de direcciones A6 para que realice estas funciones. El procesador MC68000 dispone de
dos instrucciones que ayudan a la creacion y destruccion del marco de pila de una subrutina:
LINK y UNLK. Estas instrucciones permiten gestionar facilmente la creacion y destruccion de
las variables locales de una subrutina.
El espacio asignado para variables locales se reserva en el marco de pila de la correspondiente rutina. Para construir dicho marco de pila basta con salvaguardar el valor que tuviera
el registro que act
ua como puntero al marco de pila (A6), crear el nuevo marco de pila y
reservar espacio en la pila para las variables locales. Observese que todas estas funciones son
realizadas por la instruccion LINK.
Supongase que una rutina SCAN necesita utilizar dos variables locales de 32 bits (i y j).
La estructura de la pila se muestra en la figura 5.2. La reserva de este espacio de variables (8
bytes) se realizara al entrar en la rutina:
SCAN:
LINK A6, #-8
*Se crea el marco de pila
Si en el codigo posterior de la rutina SCAN se desea cargar en el registro D2 la variable i

y en D3 la variable j se realiza con el siguiente codigo ensamblador:
SCAN:
LINK A6, #-8

MOVE.L -8(A6),D2
MOVE.L -4(A6),D3
*Se crea el marco de pila
Para deshacer el marco de pila creado a la entrada de la subrutina se deberan realizar las
siguientes acciones:
Se copia el valor del puntero de marco al puntero de pila.
Se restaura el valor que tuviera el puntero de marco antes de entrar en la subrutina.
Se retorna a la subrutina llamante.
Las dos primeras acciones son realizadas mediante la instruccion UNLK. Por tanto, el codigo
de salida de una subrutina que utilice marco de pila se muestra a continuaci
on.
UNLK A6
RTS
*Se destruye el marco de pila
68
Asignaci
on de etiquetas y de memoria
Los puntos de entrada de las subrutinas deberan ir asociados a las etiquetas INIT, SCAN
y PRINT.
El rango de direcciones 0 a la 0x00003FF se reservar
an para ubicar la tabla de vectores
de interrupcion. El alumno debe ubicar todo el codigo (datos y variables globales privadas a
las subrutinas) a partir de la direccion hexadecimal 0x0000400 hasta la 0x00007FFF. La pila
se situara en las posiciones altas de memoria.
A7 (SP)
69
I_byte_3
I_byte_2
I_byte_1
I_byte_0
J_byte_3
J_byte_2
J_byte_1
J_byte_0
A6 (FP) Antiguo_FP_byte_3
Antiguo_FP_byte_2
Antiguo_FP_byte_1
Antiguo_FP_byte_0
Dir_Ret_byte_3
Dir_Ret_byte_2
Dir_Ret_byte_1
Dir_Ret_byte_0
Buffer_byte_3
Buffer_byte_2
Buffer_byte_1
Buffer_byte_0
Descriptor_byte_1
Descriptor_byte_0
Tamao_byte_1
Tamao_byte_0
Figura 5.2: Gestion de variables locales.
Ejemplos
Como aclaracion a la especificacion de las subrutinas, a continuaci
on se incluye una serie
de ejemplos con los argumentos que se pasan a cada una de las subrutinas y direcciones de
memoria que se modifican. Este conjunto de casos debe ser utilizado como ejemplo de la
especificacion a subrutinas, no como los casos de prueba con los que se evaluar
a la practica. Puesto que en este procesador el direccionamiento es a nivel de byte, cada una de las
direcciones que se muestran en este apartado contendr
an un byte.
70

NOTA: Los n
umeros que comienzan con 0x estan representados en hexadecimal.
INIT
Caso 1.
A7 = 32000
Resultado:
A7 = 32000
Debe dejar los puertos serie A y B preparados para la recepcion y transmision de caracteres, se habra habilitado la recepcion y transmision en ambos puertos, se habra establecido
correctamente el vector de interrupcion, se habra actualizado la entrada de la tabla de vectores de interrupcion y se habra inicializado como buer vaco dos b
ueres de 2000 caracteres
para cada una de los puertos.
LEECAR
Caso 2.
D0 = 0
Caracteres recibidos por la
lnea A y almacenados
en el buer interno
Representacion ASCII:
de computadores y mas
0x64, 0x65, 0x20, 0x63, 0x6F, 0x6D, 0x70, 0x75,
0x74, 0x61, 0x64, 0x6F, 0x72, 0x65, 0x73, 0x20
0x79, 0x20, 0x6D, 0x61, 0x73
Resultado:
D0 = 0x64
en el buer interno
e computadores y mas
0x65, 0x20, 0x63, 0x6F, 0x6D, 0x70, 0x75,

0x74, 0x61, 0x64, 0x6F, 0x72, 0x65, 0x73, 0x20
0x79, 0x20, 0x6D, 0x61, 0x73
71
Caso 3.
D0 = 0x03040503
Caracteres a enviar por
la lnea B y almacenados
en el buer interno
interrupcion
0x69, 0x6E, 0x74, 0x65, 0x72, 0x72, 0x75,

0x70, 0x63, 0x69, 0xF3, 0x6E
Resultado:
D0 = 0x69
el buer interno
nterrupcion
0x6E, 0x74, 0x65, 0x72, 0x72, 0x75,
0x70, 0x63, 0x69, 0xF3, 0x6E
Observese que los 30 bits mas significativos del parametro de entrada de D0 se ignoran.
Caso 4.
D0 = 0x00000003
en el buer interno
<vac
o>
Resultado:
D0 = 0xFFFFFFFF
el buer interno
<vac
o>
72
ESCCAR
Caso 5.
D0 = 1
D1 = 0x41

lnea B y almacenados
en el buer interno
COS
0x43, 0x4F, 0x53
Resultado:
D0 = 0
en el buer interno
COSA
0x43, 0x4F, 0x53, 0x41
Caso 6.
D0 = 2
D1 = 0x62
Caracteres a enviar por la

en el buer interno
Buffer lleno (2000 caracteres)
Resultado:
D0 = 0xFFFFFFFF
Caracteres a enviar por la
en el buer interno
Buffer lleno (2000 caracteres)
LINEA
Caso 7.
D0 = 0x00000003
en el buer interno
<vac
o>

Resultado:
D0 = 0
el buer interno
<vac
o>
Caso 8.
D0 = 1
la lnea A y almacenados
en el buer interno
COS
0x43, 0x4F, 0x53
Resultado:
D0 = 0
la lnea A y almacenados
en el buer interno
COS
0x43, 0x4F, 0x53
Caso 9.
D0 = 2
en el buer interno
COS<retorno_carro>
0x43, 0x4F, 0x53, 0x0D
Resultado:
D0 = 4
en el buer interno
COS<retorno_carro>
0x43, 0x4F, 0x53, 0x0D
73
74
SCAN
Caso 10.
A7 = 32000
Caracteres recibidos
por la entrada del
puerto A y almacenados
en el buer interno
Direcciones de Memoria:
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x00,
32006: 0x00, 0x02,
5000: ??, ??, ??, ??, . . . , ??
de computadores <retorno_carro>
0x64, 0x65, 0x20, 0x63, 0x6F, 0x6D, 0x70, 0x75,

0x74, 0x61, 0x64, 0x6F, 0x72, 0x65, 0x73, 0x0D
Resultado:
A7 = 32000
D0 = 0
No se han copiado caracteres en el parametro de SCAN porque no hay espacio suficiente

para almacenar una lnea. El estado del buer interno no se altera.
Caso 11.
A7 = 32000
por la entrada del
puerto B y almacenados
en el buer interno
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x01,
32006: 0x00, 0x22,
5000: ??, ??, ??, ??, . . . , ??
de computadores <retorno_carro> y mas
0x64, 0x65, 0x20, 0x63, 0x6F, 0x6D, 0x70, 0x75,

0x74, 0x61, 0x64, 0x6F, 0x72, 0x65, 0x73, 0x0D
0x79, 0x20, 0x6D, 0x61, 0x73
Resultado:
A7 = 32000
D0 = 16
5000: 0x64, 0x65, 0x20, 0x63, 0x6F, 0x6D, 0x70, 0x75,
5008: 0x74, 0x61, 0x64, 0x6F, 0x72, 0x65, 0x73, 0x0D

por la entrada del
puerto B y almacenados
en el buer interno
75
y mas
0x79, 0x20, 0x6D, 0x61, 0x73
Caso 12.
A7 = 32000

entrada del puerto B y
almacenados en el
buer interno
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x01,
32006: 0x00, 0x22,
5000: ??, ??, ??, ??, . . . , ??
de
0x64, 0x65
Resultado:
A7 = 32000
D0 = 0
No se han copiado caracteres en el parametro de SCAN porque no hay una lnea completa
en el buer interno. El estado de este no se altera.
PRINT
Caso 13.
A7 = 32000
Resultado:
A7 = 32000
D0 = 0xFFFFFFFF
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x10,
32006: 0x00, 0x11,
5000: ??, ??, ??, ??, . . . , ??
76
Caso 14.
A7 = 32000
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x01,
32006: 0x00, 0x0D,
5000: 0x69, 0x6E, 0x74, 0x65, 0x72, 0x72, 0x75,
5007: 0x70, 0x63, 0x69, 0xF3, 0x6E, 0x0D
Resultado:
A7 = 32000
D0 = 13
el puerto B y almacenados
en el buer interno
0x69, 0x6E, 0x74, 0x65, 0x72, 0x72, 0x75,

0x70, 0x63, 0x69, 0xF3, 0x6E, 0x0D
interrupcion <retorno_de_carro>
Caso 15.
A7 = 32000
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x01,
32006: 0x00, 0x0F,
5000: 0x69, 0x6E, 0x74, 0x65, 0x72, 0x72, 0x75,
5007: 0x70, 0x63, 0x69, 0xF3, 0x6E, 0x0D, 0x31, 0x32
Resultado:
A7 = 32000
D0 = 15
el puerto B y almacenados
en el buer interno
0x69, 0x6E, 0x74, 0x65, 0x72, 0x72, 0x75, 0x70

0x63, 0x69, 0xF3, 0x6E, 0x0D, 0x31, 0x32
interrupcion <retorno_de_carro>12
77
Caso 16.
A7 = 32000
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x00,
32006: 0x00, 0x02,
5000: 0x69, 0x6E

el puerto A y almacenados
en el buer interno
0x70, 0x65
pe
Resultado:
A7 = 32000
D0 = 2
el puerto A y almacenados
en el buer interno
0x70, 0x65, 0x69, 0x6E
pein
En este caso, al no existir una lnea completa en el buer interno, no se activa la transmision de caracteres.
Caso 17.
A7 = 32000
Resultado:
A7 = 32000
D0 = 0
32000: 0x00, 0x00, 0x13, 0x88,
32004: 0x00, 0x00,
32006: 0x00, 0x00,
5000: ??, ??, ??, ??, . . . , ??
78
Dise
no y codificaci
on de casos de prueba
Los ejemplos que se han expuesto anteriormente intentan aclarar la especificacion de la
practica, pero para asegurar el correcto funcionamiento de las subrutinas de la practica es
necesario realizar un conjunto de casos de pruebas que cubran el mayor n
umero posible de
situaciones que se puedan presentar.
Para mostrar como se puede construir un caso de prueba se incluye un programa principal
que hace funcionar de forma concurrente las rutinas, SCAN, PRINT y la RTI. Este programa
principal tiene un bucle principal, en el que cada iteracion primero se queda en un bucle de
llamadas a SCAN hasta que se consigue leer del puerto serie A NLIN lneas de caracteres de
tama
no menor o igual a TAML. Una vez que se ha finalizado con las lecturas se queda un bucle
de llamadas a PRINT hasta que se consigue transmitir por la lnea B todos los caracteres ledos
en bloques de tama
no TAMB. Cuando ha finalizado el envo de todos los caracteres ledos se
salta al inicio del bucle principal, de tal forma que se repite indefinidamente.
Ademas de lo anterior hay que tener en cuenta los siguientes puntos:
La variable BUFFER se utiliza para almacenar todos los caracteres que se van a leer de
la lnea A. En la primera lectura se pasara como parametro la direccion de comienzo de
esta variable y en las sucesivas lecturas se pasara la direccion de comienzo incrementada
en el n
umero de caracteres que se han ledo (variable CONTC).
La variable CONTL contiene el n
umero total de lneas que quedan por leer. De esta forma
se realizaran iteraciones en el bucle hasta que esta variable alcance el valor 0, puesto
que se decrementa en una unidad por cada iteracion.
Las constantes DESA y DESB contienen los descriptores de lectura y escritura que se
pasar
an como parametros a SCAN y PRINT respectivamente.
El programa comienza invocando a la rutina INIT y estableciendo los manejadores de las
excepciones que se pueden producir. Estos manejadores se limitan a parar la ejecucion
del programa.
A continuacion se realiza la iteracion del bucle tal y como se ha indicado en el comienzo
de esta seccion.
Se comprueba si quedan lneas por leer. Si no es as se salta al comienzo del bucle
(etiqueta OTRAL).
Una vez que se ha finalizado con el bloque de lecturas, se ejecuta el bloque de escrituras
que consiste en escribir todos los caracteres ledos en el bloque anterior en bloques de
TAME caracteres.
En cada iteracion del bucle se resta el n
umero de caracteres que la rutina PRINT ha
aceptado para la transmision. Si no se ha escrito todo el bloque se repite la llamada a
PRINT con el conjunto de caracteres que no se ha transmitido.
El caso especial se trata al final del bucle. Esta situacion consiste en que el n
umero de
caracteres que quedan por transmitir sea menor que el tama
no de la iteracion. En este
caso se carga el n
umero de caracteres que quedan por transmitir en TAME y se salta a
la etiqueta ESPE.
79
A continuacion se muestra el programa de prueba:

BUFFER:
CONTL:
CONTC:
DIRLEC:
DIRESC:
TAME:
DESA:
DESB:
NLIN:
TAML:
TAMB:
DS.B
DC.W
DC.W
DC.L
DC.L
DC.W
EQU
EQU
EQU
EQU
EQU
2100
0
0
0
0
0
0
1
10
30
5
*
*
*
*
*
*
*
*
*
*
*
Buffer para lectura y escritura de caracteres

Contador de l
neas
Contador de caracteres
Direcci
on de lectura para SCAN
Direcci
on de escritura para PRINT
Tama~
no de escritura para print
Descriptor l
nea A
Descriptor l
nea B
N
umero de l
neas a leer
Tama~
no de l
nea para SCAN
Tama~
no de bloque para PRINT
INICIO: * Manejadores de excepciones

MOVE.L
#BUS_ERROR,8
* Bus error handler
MOVE.L
#ADDRESS_ER,12 * Address error handler
MOVE.L
#ILLEGAL_IN,16 * Illegal instruction handler
MOVE.L
#PRIV_VIOLT,32 * Privilege violation handler
BUCPR:
OTRAL:
ESPL:
OTRAE:
ESPE:
BSR
MOVE.W
INIT
#$2000,SR
MOVE.W
MOVE.W
MOVE.L
MOVE.W
MOVE.W
MOVE.L
BSR
CMP.L
BEQ
ADD.L
ADD.L
ADD.W
SUB.W
BNE
#0,CONTC
#NLIN,CONTL
#BUFFER,DIRLEC
#TAML,-(A7)
#DESA,-(A7)
DIRLEC,-(A7)
SCAN
#0,D0
ESPL
#8,A7
D0,DIRLEC
D0,CONTC
#1,CONTL
OTRAL
MOVE.L
MOVE.W
MOVE.W
MOVE.W
MOVE.L
BSR
ADD.L
ADD.L
SUB.W
BEQ
SUB.W
BNE
CMP.W
#BUFFER,DIRLEC
#TAMB,TAME
TAME,-(A7)
#DESB,-(A7)
DIRLEC,-(A7)
PRINT
#8,A7
D0,DIRLEC
D0,CONTC
SALIR
D0,TAME
ESPE
#TAMB,CONTC
* Permite interrupciones
*
*
*
*
*
*
Inicializa contador de caracteres

Inicializa contador de L
neas
Direcci
on de lectura = comienzo del buffer
Tama~
no m
aximo de la l
nea
Puerto A
Direcci
on de lectura
*
*
*
*
*
*
Si no se ha le
do una l
nea se intenta de nuevo
Restablece la pila
Calcula la nueva direcci
on de lectura
Actualiza el n
umero de caracteres le
dos
Actualiza el n
umero de l
neas le
das. Si no
se han le
do todas las l
neas se vuelve a leer
*
*
*
*
*
Direcci
on
Tama~
no de
Tama~
no de
Puerto B
Direcci
on
*
*
*
*
*
*
*
*
Restablece la pila
Calcula la nueva direcci
on del buffer
Actualiza el contador de caracteres
Si no quedan caracteres se acaba
Actualiza el tama~
no de escritura
Si no se ha escrito todo el bloque se insiste
Si el no de caracteres que quedan es menor que el
tama~
no establecido se transmite ese n
umero
de lectura = comienzo del buffer

escritura = Tama~
no de bloque
escritura
de lectura
80

BHI
MOVE.W
BRA
OTRAE
CONTC,TAME
ESPE
SALIR:
BRA
BUCPR
FIN:
BREAK
BUS_ERROR:
BREAK
NOP
ADDRESS_ER:
BREAK
NOP
ILLEGAL_IN:
BREAK
NOP
PRIV_VIOLT:
BREAK
NOP
* Siguiente
bloque
* Siguiente
bloque
* Bus error handler
* Address error handler
* Illegal instruction handler
* Privilege violation handler
81
NORMAS DE PRESENTACION
Se recomienda a los alumnos que consulten periodicamente la pagina Web del proyecto:
http://www.datsi.fi.upm.es/docencia/Arquitectura_09/Proyecto_E_S
En esta pagina se publicaran noticias relacionadas con este proyecto.
CONVOCATORIA DE FEBRERO
El plazo de entrega del proyecto terminara el da 12 de Noviembre de 2014 a las
21:00. En este momento se realizara una correccion del proyecto para todos los grupos que lo
hayan entregado y no se les haya corregido. A partir del 13 de Noviembre el sistema de entrega
se configurara de tal forma que permita entregar u
nicamente la memoria del proyecto. Dicha
memoria se podra entregar hasta el 17 de Noviembre a las 12:00 en formato electronico.
La planificacion de las correcciones automaticas se realizara seg
un el calendario que se
especifica a continuacion:
Se realizaran tres correcciones los das 20, 24 y 27 de Octubre. Para solicitar una
correccion basta con realizar correctamente la entrega del proyecto.
Desde el 21 al 23 de Octubre y del 28 de Octubre al 11 de Noviembre se realizaran
correcciones de proyectos todos los das habiles a las 21:00. De estas correcciones, el
alumno podra disponer de tres correcciones (en las fechas que el alumno estime conveniente). Para solicitar una correccion basta con realizar correctamente la entrega del
proyecto.
El examen del proyecto se realizar
a el da 14 de Noviembre a las 19:00 en las
aulas que se especificar
an en su momento en la p
agina Web del proyecto.
CONVOCATORIA DE JUNIO
El plazo de entrega del proyecto terminara el da 15 de Abril de 2015 a las 21:00.
En este momento se realizara una correccion del proyecto para todos los grupos que lo hayan
entregado y no se les haya corregido. A partir del 16 de Abril el sistema de entrega se
configurara de tal forma que permita entregar u
nicamente la memoria del proyecto. Dicha
memoria practica se podra entregar hasta el 17 de Abril a las 18:00 en formato electronico.
La planificacion de las correcciones automaticas se realizara seg
un el calendario que se
especifica a continuacion:
Se realizaran tres correcciones los das 13, 25 de Marzo y el 7 de Abril. Para solicitar
una correccion basta con realizar correctamente la entrega del proyecto.
Desde el 16 al 24 de Marzo, el 26 y 27 de Marzo y desde el 8 al 14 de Abril se realizaran
correcciones de proyectos todos los das habiles a las 21:00. De estas correcciones, el
alumno podra disponer de tres correcciones (en las fechas que el alumno estime conveniente). Para solicitar una correccion basta con realizar correctamente la entrega del
proyecto.
82

a el da 16 de Abril en el horario de evaluaci
on seg
un la planificaci
on que se publique en la p
agina Web de la asignatura.
CONVOCATORIA DE JULIO
El plazo de entrega del proyecto terminara el da 1 de Julio de 2015 a las 21:00. En
este momento se realizara una correccion del proyecto para todos los grupos que la hayan
entregado y no se les haya corregido. El 2 de Julio se configurara el sistema de entrega
de tal forma que permita entregar u
nicamente la memoria del proyecto. Dicha memoria se
podra entregar hasta el 6 de Julio a las 11:00 en formato electronico.
Los das 22 y 26 de Junio se realizaran correcciones a las 21:00 para todos los alumnos
que hayan realizado la entrega del proyecto correctamente.
a el mismo da que el examen final de la
asignatura (2 de Julio) una vez finalizado el examen de teora.
TUTORIAS DEL PROYECTO

Las posibles preguntas relacionadas con la practica se atenderan personalmente o por
correo electronico. Las consultas por correo electronico se deberan dirigir a la direccion
pr ent sal 09@datsi.fi.upm.es. En la tabla que aparece a continuaci
on se muestra el horario de atencion personal a los alumnos para cuestiones relacionadas con esta practica en
periodo lectivo. Se recomienda a los alumnos que fuera de dicho periodo (mes de Julio), establezcan una cita con el profesor al que desean consultar mediante correo electronico. No se
atendera ninguna duda fuera de este horario.
Santiago
Rodrguez
D. 4107
Antonio
P
erez
D. 4108
Dir. Email
Lunes
Martes
Miercoles
Jueves
srodri@fi.upm.es
1113
1113
1617
1617
1517
11:30
13:30
1517
aperez@fi.upm.es
Viernes
Tabla 5.1: Horario de tutoras.
ENTREGA DE LA PRACTICA
La entrega se compone de:
1. Una memoria, en formato DINA4, en la que deberan figurar claramente el nombre y
apellidos de los autores de la practica. Dicha memoria debera contener los siguientes
puntos:
Diagrama de flujo o pseudocodigo y comentario de los algoritmos utilizados.
Listado comentado de las subrutinas en ensamblador.
83
Descripcion del juego de ensayo (conjunto de casos de prueba) que el alumno haya
dise
nado y utilizado para probar el correcto funcionamiento de la practica.
Observaciones finales y comentarios personales de esta practica, estimando asimismo el tiempo empleado en su realizacion.
Esta memoria se entregar
a exclusivamente en formato electronico seg
un se indica en el
siguiente apartado.
2. La entrega de los ficheros que contienen la practica. Sera obligatorio entregar los siguientes ficheros:
autores: Es un fichero ASCII que debera contener los apellidos, nombre, n
umero
de matrcula y DNI de los autores de la practica. La practica se realizara individualmente o en grupos de dos personas. Cada lnea de este fichero contendr
a los
datos de uno de los autores de la practica, de acuerdo al siguiente formato:
No Matrcula; DNI; apellido apellido, nombre; dir. correo electr
onico
El n
umero de matrcula que se debe indicar en el fichero es el que asigna la
secretara de la Facultad (por ejemplo 990999) y no el que se utiliza como
identificador para abrir cuentas en el Centro de Calculo (por ejemplo a990999).
Este fichero solo se entrega cuando se registra el grupo.
es int.s: Contendr
a las subrutinas que componen la parte segunda de la practica.
Ademas, este fichero debera incluir un programa principal que se haya utilizado
para la depuracion de la practica. Este programa principal se utilizara para indagar
sobre posibles errores que se puedan producir.
memoria.pdf: Es un fichero PDF que debera contener la memoria de la practica.
IMPORTANTE: Se recomienda al alumno que antes de realizar una entrega de

la practica ensamble el fichero es int.s, se asegure de que no generan ning
un error y
ejecute la practica con sus propios casos de prueba.
FORMA DE ENTREGA DE LOS FICHEROS

Sistema de entrega en batman.
Se utilizara un programa de entrega denominado ent68000. Para ejecutar este programa se debera teclear, desde el interprete de comandos de batman, la palabra ent68000.
Dicho programa, permite entregar los ficheros indicados anteriormente, as como consultar
los resultados de la ejecucion de un conjunto de tests de pruebas utilizados por el corrector.
Al entrar en el programa, este pide la identificaci
on del usuario. Tomaremos como identificacion de usuario el n
umero de matrcula de uno de los integrantes del grupo. El programa
mostrara el mensaje:
Introduzca su identificador (Num. matricula): 990999
84
El usuario debera introducir el n

umero de matrcula de uno de los integrantes del grupo
(p.e. 990999).
Si es la primera vez que el usuario entra en el sistema de entrega, el programa le invitar
aa
que introduzca una palabra clave (password) mostrando el siguiente mensaje:
Se va a establecer password.
Password:
El usuario debera introducir una palabra clave (no se mostrara en pantalla). Para confirmar que no se ha producido ning
un error al introducir el passwordse vuelve a pedir:
Repita el password tecleado anteriormente:
Si se ha producido alg
un error se reintentar
a establecer el password de nuevo.
Despues de mostrar este mensaje el programa termina. Si el comando se ha ejecutado con
exito se mostraran los datos que ha registrado el sistema de cada uno de los integrantes del
grupo de practicas. Seguidamente aparecera el siguiente mensaje:
SE HAN DADO DE ALTA LOS SIGUIENTES ALUMNOS:
990999 123433342 PEREZ PEREZ
JESUS
Se ha asignado password al usuario A990999.
- NO LO OLVIDE
- NO LO APUNTE
- NO LO DIVULGUE
suponiendo que el grupo de practicas este compuesto por un u
nico alumno (Jes
us Perez
o
Perez con DNI n. 123433342 y n
umero de matrcula 990999) y la informacion que aparece
en el fichero autores es:
990999 ; 123433342; PEREZ PEREZ JESUS
Si dicho alumno no aparece en las listas en poder del departamento o no ha introducido correctamente alguno de los datos, se mostrara un mensaje de error. A continuaci
on se
mostrara el siguiente men
u:
OPCIONES:
1. Mandar Ficheros.
2. Consultar Resultados.
3. Cancelar Entregas.
4. Bloquear la Entrega.
5. Ayuda !!!!
6. Noticias.
7. Fichero Adicional.
q Abandonar.
>>>>
A continuacion se explica cada una de las opciones del men
u.
85
MANDAR FICHEROS
Esta opcion permite mandar los ficheros de una practica, que deberan estar en el directorio
de trabajo del usuario. Si el comando se ejecuta correctamente se mostraran los siguientes
mensajes:
MANDANDO EL FICHERO es int.s ...OK.
Si alguno de los ficheros no se encuentra, el programa lo comunicar
a al usuario. Por
ejemplo:
MANDANDO EL FICHERO es int.s ...
No se puede abrir el fichero es int.s
Entrega abortada.
El servidor de entregas intenta asegurar que cada uno de los ficheros tiene el formato
correcto. En nuestro caso esto se traduce en que el fichero se va a poder ensamblar cuando se
realice la correccion. Si el comando de ensamblado no ha finalizado con exito se mostrara un
mensaje:
EL FICHERO es int.s NO TIENE EL FORMATO CORRECTO
ENTREGA NO REALIZADA
En este caso el alumno debera comprobar que se puede ensamblar correctamente el fichero
y comprobar que contiene todas y cada una de las etiquetas que es obligatorio que aparezcan
en dicho fichero.
En el caso de que se genere un error en la entrega de los ficheros, el programa de entrega
termina la ejecucion del programa y se muestra el promptdel sistema operativo. Si se desea
realizar una nueva entrega se volver
a a teclear el comando.
La realizacion de una entrega anula todas las entregas anteriores pendientes de
correccion. Si dicha entrega es err
onea, tambien se anula esta entrega.
CANCELAR ENTREGAS
Esta opcion permite cancelar todas las entregas realizadas desde la u
ltima correccion. El
grupo de practicas sera eliminado de la lista de proyectos pendientes de corregir. Si se han
realizado varias entregas se cancelaran todas las entregas.
CONSULTAR RESULTADOS
Esta opcion permite consultar los resultados de la correccion de la entrega de una proyecto.
El programa pide el nombre de fichero en el que se copiaran los resultados de la ejecucion del
conjunto de tests de pruebas que componen el corrector. El programa pedira un nombre de
fichero donde escribir los datos generados. Se mostrara el siguiente mensaje:
La salida ser
a redirigida a un fichero.
Nombre del fichero (ENTER para salida por pantalla) ?? result.txt
86
En este caso se grabaran los resultados de las pruebas en el fichero result.txt. Si como
respuesta al mensaje se teclea ENTER, los resultados seran mostrados por pantalla. El nombre
del fichero que se proporciona al programa (result.txt) no debe existir en el disco.
Esta opcion se incluye para permitir la correccion automatica de los proyectos. El alumno
no debe utilizar este programa para depurar su practica. Debe ser el propio alumno el que
construya su conjunto de pruebas que le permita comprobar que la practica funciona correctamente. Esta es la razon por la que los casos de prueba utilizados para la correccion de la
practica no se ponen a disposicion del alumnado.
BLOQUEO DE LA ENTREGA
Si el usuario se compromete a no entregar mas veces el proyecto, puede bloquear la entrega
para mayor seguridad. Si se ejecuta esta opcion no se podra volver a realizar una nueva
entrega de los ficheros asociados a la practica. Si el comando se ejecuta satisfactoriamente se
mostrara el mensaje:
ENTREGA BLOQUEADA.
AYUDA
Esta opcion mostrara en pantalla una breve descripcion de cada una de las opciones del
programa de entrega. No significa que se vaya a proporcionar ayuda para la realizacion de la
practica.
NOTICIAS
Esta opcion es puramente informativa. Permite notificar al alumno modificaciones en la
especificacion de la practica o, en general, noticias de interes de la asignatura asociada a la
practica. El programa pide el nombre de fichero en el que se copiaran las noticias.
La salida ser
a redirigida a un fichero.
Nombre del fichero (ENTER para salida por pantalla) ?? noticias.txt
En este caso se grabara la informacion relativa a la asignatura en el fichero noticias.txt.
Si como respuesta al mensaje se teclea ENTER, la informacion sera mostrada por pantalla.
FICHERO ADICIONAL
Esta opcion recupera un fichero binario que es complementario al fichero de consultas. Es
un fichero comprimido en formato ZIP que contiene el log de las escrituras en memoria de las
pruebas que han fallado. Estas trazas permiten conocer que dato se escribe en una posicion
de memoria y desde que instruccion. Su formato se compone de tres columnas de n
umeros
hexadecimales:
Direccion de memoria que ocupa la instruccion que ha provocado la escritura. Para
identificar dicha instruccion debe acceder al fichero del programa con extension .lis.
Direccion de memoria en la que se ha escrito el dato.
87
Datos que se ha escrito en la direccion anterior. Dependiendo del n

umero de dgitos
hexadecimales que aparezcan en esta columna el dato sera 1 byte (dos dgitos), una
palabra (cuatro dgitos) o una doble palabra (ocho dgitos).
El formato de estos ficheros es el mismo que el del fichero traza.log y esta descrito en
el captulo 4.
ABANDONAR
Termina la ejecucion del programa de entrega. Si se realiza con exito se mostrara el
mensaje:
Cerrando la conexion
y a continuacion aparecera el promptdel sistema operativo.
NINGUN
PROYECTO QUE NO SE ATENNOTA: NO SE CORREGIRA
POR LO TANTO COMO NO
GA A ESTAS NORMAS Y SE CONSIDERARA
PRESENTADO.
PROCEDIMIENTO DE ENTREGA VIA WEB

Se ha desarrollado una aplicacion Web que permite realizar las mismas operaciones que
la aplicacion descrita en el apartado anterior. La URL en la que se encuentra es
http://www.datsi.fi.upm.es/Practicas
88
Ap
endice A
Instalaci
on del entorno de la
pr
actica en un computador con
sistema operativo Linux
El entorno de la practica compuesto por el ensamblador 68kasm y el emulador bsvc, se
puede instalar en un computador personal con un sistema operativo Linux.
Ademas del sistema operativo Linux se debe tener instalado el sistema de ventanas X y
el entorno Tcl/Tk.
A.1.
Instalaci
on en Linux
La version que se proporciona se ha probado en algunas distribuciones de Linux, por lo

que se recomienda intentar esta instalacion antes de compilar los fuentes de la distribucion.
El entorno se ha compilado para ser instalado en el directorio /usr/local.
A.1.1.
Obtenci
on del entorno
La distribucion de versiones compiladas para plataformas Linux se realiza conectandose

al URL http://www.datsi.fi.upm.es/docencia/Arquitectura_09/Proyecto_E_S/
A.1.2.
Instalaci
on del paquete
Se puede instalar siguiendo los pasos siguientes:

Obtenga el fichero con la distribucion de bsvc para Linux ya compilada:
http://www.datsi.fi.upm.es/docencia/Arquitectura_09/Proyecto_E_S/bsvc-2.1+_Estatica.tar.gz
y copiela en un directorio temporal (/tmp).

Instalelo utilizando la utilidad tar como administrador de sistema, para ello sit
uese en
la raz del sistema de ficheros:
90

cd /
umask 22
sudo tar zxvf /tmp/bsvc-2.1+_Estatica.tar.gz
Aseg
urese de que el directorio /usr/local/bsvc/bin esta en la variable PATH. Si no
es as, no podra ejecutar el simulador. Si utiliza el interprete de comandos bash, se
debe incorporar este directorio a dicha variable a
nadiendo la siguiente lnea al final del
fichero .profile o .bashrc de la raz de la cuenta desde la que se desee ejecutar bsvc:
export PATH=$PATH:/usr/local/bsvc/bin
Abra una nueva sesion y ejecute los comandos bsvc y 68kasm. Si no funciona, compruebe
que los ejecutables estan instalados en el directorio /usr/local/bsvc/bin y que tienen
permisos de ejecucion. Ademas debe tener instaladas las versiones correctas de TCL y
TK. Si no las tiene correctamente instaladas, al ejecutar el programa bsvc aparece el
error:
/usr/local/bsvc/bin/bsvc: 7: exec: wish: not found
Instalelas correctamente y el problema desaparecera. En la seccion de Anuncios de la
pagina del proyecto puede encontrar soluciones a los problemas mas habituales.
Si no se notifica ning
un error, el entorno de practicas queda instalado. Los programas
ejecutables, la documentacion y los ejemplos se encuentran en /usr/local/bsvc.
Si se produce alg
un error en la instalacion o no puede ejecutar el programa siga las
indicaciones de la seccion A.2 o conectese a la Facultad y realice la practica en batman seg
un
se indica en la seccion A.3.
A.2.
Compilaci
on de bsvc en Linux
En esta seccion se describe el procedimiento para instalar el entorno a partir de los ficheros
fuente. Para compilar los fuentes se necesita el compilador de C++ gcc 2.7.2 o superior y para
ejecutarlo tcl 7.5 y tk 4.1. El procedimiento que se describe se ha verificado con la versi
on de
gcc 2.7.2.1 y se ejecuta correctamente con tcl 7.6 y tk 4.2.
A.2.1.
Obtenci
on del entorno
Siga lo indicado en la seccion A.1.1 pero, en este caso, el fichero se llama bsvc-2.1-src.tar.gz.
A.2.2.
Instalaci
on del paquete
Se puede instalar siguiendo los pasos siguientes:

Entre en el computador Linux como administrador (root).
Si tiene el fichero bsvc-2.1-src.tar.gz en un disquete con formato MS-DOS insertelo
y copielo en un directorio de trabajo (por ejemplo /tmp). Para ello, ya que el sistema
de ficheros MS-DOS habra acortado el nombre, teclee:
A. Instalaci
on en Linux
91
mcopy a:/bsvc-2~1.gz /tmp/bsvc-2.1-src.tar.gz

Sit
uese en el directorio de trabajo y descomprima el fichero:
cd /tmp
tar zxvf bsvc-2.1-src.tar.gz
Sit
uese en el directorio que se acaba de crear (bsvc-2.1):
cd bsvc-2.1
En este directorio existe un fichero llamado Unix.doc, donde se describe el procedimiento de compilacion, instalacion y comprobacion del entorno.
El procedimiento de instalacion es sencillo y lo u
nico a tener en cuenta es que, si bien el
directorio de instalacion (INSTALL_DIR) puede ser cualquiera, debe estar en el path para que
bsvc se ejecute correctamente.
A.3.
Conexi
on remota a batman
Si no ha conseguido instalar el simulador en su computador personal, puede conectarse

al computador batman del centro de calculo de la Facultad y ejecutar el simulador de forma
remota. Para poder ejecutarlo debe instalarse un servidor X y un cliente ssh en su computador
que ejecuta Windows 7 o Windows XP:
Se puede obtener el servidor X de libre distribucion Xming desde
http://sourceforge.net/projects/xming/ Inst
alelo siguiendo las instrucciones del
proceso de instalacion.
Se puede obtener el cliente ssh putty desde
http://www.chiark.greenend.org.uk/~sgtatham/putty/ Esta aplicacion no necesita instalacion, pero debe asegurarse de que en la pesta
na de configuracion de la conexion
SSH/X11 debe estar marcada la opcion Enable X11 forwarding.
Para conectarse a batman arranque el servidor Xming y a continuaci
on conectese a
batman utilizando putty.
92
Ap
endice B
Depuraci
on de fallos que se
manifiesten como excepciones en el
procesador MC68000
Una de las funciones del sistema operativo es capturar las excepciones que se producen debido al mal funcionamiento de los programas. Cuando se desarrolla codigo para un
computador sin sistema operativo (computador desnudo) estas excepciones no se manejan
a menos que lo haga el propio programa.
Las excepciones mas frecuentes se pueden producir con un procesador de la familia M68000
cuando se desarrolla codigo para un computador desnudo son:
Bus error: se produce cuando se direcciona fuera del rango de la memoria fsica disponible.
Address error: se produce cuando se utiliza una direccion impar para acceder a una palabra
o doble palabra (error de alineamiento).
Illegal instruction: se produce cuando se intenta ejecutar un codigo de instruccion inexistente. Si el programa se ha ensamblado correctamente se suele producir cuando se
pretende ejecutar datos.
Privilege violation: se produce cuando se intenta ejecutar en modo usuario una instruccion
privilegiada.
Una buena practica consiste en instalar manejadores para estas excepciones. El programa
de la figura B.1 instala estos manejadores y genera una excepcion de error de direccion.
El manejador de instruccion ilegal se ha instalado tambien en las entradas de la tabla de
vectores (vease la figura 1.5) correspondientes a las instrucciones para los coprocesadores, ya
que el computador simulado carece de ellos.
Los manejadores se limitan a una instruccion BREAK que detiene el procesador simulado y
una instruccion NOP cuyo proposito es servir de separador. De esta forma si se produce cualquiera de las excepciones manejadas se detiene el simulador y el PC se
nalar
a a la instruccion
siguiente a BREAK del manejador correspondiente.
94
START
EVEN

ORG
DC.L
DC.L
$0
$8000
START
Stack pointer value after a reset

Program counter value after a reset
ORG
$2000
Start at location 2000 Hex
MOVE.L
MOVE.L
MOVE.L
MOVE.L
MOVE.L
MOVE.L
#BUS_ERROR,8
#ADDRESS_ER,12
#ILLEGAL_IN,16
#PRIV_VIOLT,32
#ILLEGAL_IN,40
#ILLEGAL_IN,44
Install
Install
Install
Install
Install
Install
bus error handler

address error handler
illegal instruction handler
privilege violation handler
LEA
ADDQ.L
CLR.W
EVEN,A0
#1,A0
(A0)
Generate an address error exception
ORG
DS.W
$3000
1
Reserve one word for even
BUS_ERROR:
BREAK
NOP
ADDRESS_ER: BREAK
NOP
ILLEGAL_IN: BREAK
NOP
PRIV_VIOLT: BREAK
NOP
Bus error handler

Address error handler
Illegal instruction handler
Privilege violation handler
Figura B.1: Programa con codigo para el manejo de excepciones
B.1.
Identificaci
on la instrucci
on que provoc
o la excepci
on
En el programa anterior resulta muy facil identificar la instruccion que provoco la excepcion. Sin embargo en un programa mas complejo esto no resulta tan obvio. La solucion es
bastante facil: basta con indagar en el marco de pila que creo la secuencia de procesamiento
de la excepcion.
El formato del marco de pila para todas las excepciones excepto los errores de bus y
direccion se muestra en la figura B.2.
En este marco de pila se almacena el PC que apuntar
a a la instruccion que provoco la
excepcion. Si se tratase de una interrupcion el PC apuntara a la siguiente instruccion. El
porque de esta diferencia es clara, el procesador espera a que se complete la instruccion para
reconocer una interrupcion, sin embargo si se trata de una excepcion no se puede proceder
a la ejecucion de la instruccion. El caso mas claro es quizas el de una instruccion ilegal, es
obvio que el procesador no puede ejecutarla.
B. Depuraci
MC68000
95
Status register
Program counter
SSP
+2
+4
Figura B.2: Marco de pila de procesamiento de excepcion
El formato del marco de pila para las excepciones de errores de bus y direcci
on se
muestra en la figura B.3.
SSP
Additional word
Access address
+2
+4
Instruction register
+6
Status register
+8
Program counter
+10
+12
Figura B.3: Marco de pila de procesamiento de las excepciones de bus y address error
En este marco de pila se almacena mucha mas informacion para identificar claramente
cuando se produjo la excepcion. Tengase en cuenta que la ejecucion de una instruccion puede
suponer varios accesos a memoria. As se salva el PC y el SR como en el caso anterior pero
ademas el contenido del registro de instruccion, la direccion que provoco la excepcion y una
palabra adicional donde se indica, entre otras cosas, si el ciclo de bus era de lectura o escritura.
Desafortunadamente, el simulador falla y el campo correspondiente a la direccion que provoco la excepcion siempre esta a cero. En cualquier caso, la informacion restante es suficiente
para identificar el problema.
B.2.
Ejemplo
Para ilustrar el procedimiento utilizaremos el programa de la figura B.1.

Si ejecutamos dicho programa obtendremos los datos en la ventana de manejo del simulador que se muestran en la figura B.4.
La zona de traza nos muestra un mensaje diciendo que la ejecucion del programa se ha
detenido al alcanzar una instruccion BREAK. Si se echa un vistazo a la ventana de listado de
programa (figura B.5), se observa que el PC apunta a la instruccion siguiente de la instruccion
BREAK del manejador de la excepcion de error de direccion (ADDRESS_ER).
Lo que ha ocurrido es que se ha producido una excepcion de error de direccion, se ha
ejecutado el manejador correspondiente y se ha alcanzado la instruccion BREAK que contiene
dicho manejador.
Para obtener informacion de donde se ha producido dicha excepcion, se puede indagar en el
96
Figura B.4: Ventana del simulador
correspondiente marco de pila. En la ventana de manejo del simulador se muestra el contenido

del puntero de pila de supervisor A7. Por lo tanto, se puede mostrar el correspondiente marco
de pila mediante la ventana de listado de posiciones de memoria. El resultado se refleja en la
figura B.6.
El contenido de la posicion apuntada por A7= 007ff2 y las 14 siguientes posiciones de
memoria se corresponden con el marco de pila de procesamiento de la excepcion de error de
direccion que se muestra en la figura B.3.
Additional word (00 09): El bit 5 a 1 indica que se aborto un ciclo de lectura, si estuviese
a 0 se tratara de un ciclo de escritura.
Access address (00 00 00 00): Un fallo en el simulador provoca que sea siempre cero.
Instruction register (42 50): Contiene el codigo de operacion de la instruccion que provoco la excepcion (CLR.W (A0))
Status register (27 04): Indica que se encontraba en modo supervisor, con las interrupciones inhibidas y el flag Z a 1.
Program counter (00 00 20 3a): Apunta a la instruccion que provoco la excepcion mas
dos, ya que el contador de programa se incrementa durante la ejecucion de instrucciones.
Estos datos son mas que suficientes para identificar la instruccion que provoco la excepcion
y a partir de aqu identificar el fallo del programa.
Por u
ltimo, notese que el hecho de que la direccion accedida este siempre a cero no
impide determinarla, puesto que se conoce el contenido de los registros. En este caso es obvio
B. Depuraci
MC68000
97
Figura B.5: Ventana de listado del programa
Figura B.6: Contenido del marco de pila para la excepcion Address Error
determinar que esa direccion es 3001 pero en otros casos con un modo de direccionamiento
m
as complejo se necesitara trabajo extra.

Manual

Cargado por

Copyright:

Formatos disponibles

Manual

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Manual

Cargado por

Copyright:

Formatos disponibles

Proyecto de Arquitectura de Computadores

2. Controlador de lneas serie MC68681

Proyecto de EntradaSalida (20142015)

Registros del buer de transmision (TBA y TBB)

3. Programa ensamblador 68kasm

5. Enunciado del proyecto: E/S mediante interrupciones

Proyecto de EntradaSalida (20142015)

El MC68000 fue uno de los primeros microprocesadores en introducir un modo de ejecucion

El modelo de programacion del modo usuario es com

Proyecto de EntradaSalida (20142015)

Figura 1.1: Modelo de programacion de usuario

MC68000 se muestran en la figura 1.2.

Figura 1.2: Modelo de programacion de supervisor

Figura 1.3: Registro de estado

Tipos de operandos y modos de direccionamiento

El procesador MC68000 soporta los siguientes tipos de operandos:

Proyecto de EntradaSalida (20142015)

#< data >

Los procesadores de la familia M68000 tienen un u

El MC68000 proporciona direccionamiento a nivel de byte con una organizacion big

Proyecto de EntradaSalida (20142015)

Figura 1.4: Organizacion de palabras en memoria

larga se almacenan en dos palabras consecutivas. Es decir, si la primera palabra se ubica en

El termino excepcion denota comportamientos anomalos o no deseados por el programa en

En procesamiento de cualquier excepcion, supone almacenar en la pila el registro de estado

Tabla de vectores de excepci

La entrada de la tabla de vectores cuyo contenido se carga en el PC, viene predeterminada

Las interrupciones son un caso particular de excepciones y su procesamiento es ligeramente

Es decir, todos menos C

Proyecto de EntradaSalida (20142015)

Figura 1.5: Tabla de vectores de excepcion del MC68000

Excepto las de nivel 7 que no con enmascarables

un ciclo de bus para leer la direccion de comienzo de la rutina de interrupcion.

Las instrucciones se resumen en el conjunto de tablas ubicadas a partir de la pagina 13.

Proyecto de EntradaSalida (20142015)

Directo a registro datos

Directo a registro direcciones

Indirecto a registro con postincremento

Indirecto a registro con predecremento

Relativo a registro base

Relativo a registro base con desplazamien-

Relativo a PC con desplazamiento m

Figura 1.6: Calculo de ciclos a partir de direcciones efectivas

Registro de direccion A0, A1,... A7.

LE: Less Than or Equal:

LT: Less Than: (N V ) (N V )

NE: Not Equal: Z

VC: Overflow Clear: V

CCR: Condition Code Register. Byte de usuario del registro de estado.

Indirecto a registro con predecremento -(An).

Registro de datos, n=0..7 (tama

Registro ndice (An o Dn, en desplazamiento m

Direccion de salto. Igual que sadr, excluidos (An)+ y -(An).

label: Etiqueta o direccion absoluta.

Registro destino (dDn o dAn).

Registro fuente (sDn o sAn).

Direccion fuente, puede ser una de las siguientes:

Registro de direccion fuente.

Proyecto de EntradaSalida (20142015)