Microprocesadores 1121060

Tema 8.
PUERTOS DE E/S Y SU
INTERFAZ.

Tema 8. PUERTOS DE E/S Y SU

INTERFAZ.
1. Conceptos de transmisin serie y
paralelo
2. Decodificacin de direccin de
puertos de E/S
3. Interfaz de puertos de E/S con el
Microprocesador
4. Programacin de Puertos de E/S
5. Interrupciones por hardware
6. Temporizadores

Decodificacin de la memoria
Conceptos bsicos en la interfaz de memoria.
La funcin principal de la interfaz de
memoria es la de permitir al procesador leer
o escribir en un registro dado de la
memoria. Para realizar esta operacin, el
microprocesador deber:
1. Ser capaz de activar el circuito integrado
2. Identificar el registro que se va a acceder
3. Habilitar el buffer apropiado

Decodificacin de dispositivos
de E/S
Cmo se realiza la lectura de puertos con el 8086?.
De acuerdo al diagrama de tiempos del ciclo de
bus. Para leer los dispositivos de E/S el 8086
realiza los siguientes pasos:
1. Coloca una direccin de 16 bits en el bus de
direcciones
2. Coloca la seal M/IO en 0 para indicar que
se trata de una direccin de dispositivos de
E/S.
3. Coloca la seal RD en 0 para indicar que se
requiere una operacin de lectura.

Decodificacin de puertos de E/S

Conceptos bsicos en la interfaz de puertos
de E/S.
La funcin principal de la interfaz de E/S es la de
permitir al procesador leer o escribir en un
registro dado del dispositivo de E/S. Para
realizar esta operacin, el microprocesador
deber.
1.Ser capaz de activar el circuito integrado
2.Identificar el registro
3.Habilitar el buffer apropiado

Decodificacin de puertos de E/S

Ser capaz de activar el circuito
integrado

Para conectar un dispositivo de E/S con

el microprocesador, se requiere
decodificar la direccin enviada al
dispositivo de E/S. Esta decodificacin
provoca que el dispositivo de E/S
funcione en una seccin nica del mapa
de E/S, por ejemplo de la direccin
F000H a la F002H. Y en cualquier otra
direccin fuera de este rango no se
activar.

Decodificacin de la Memoria
Es importante recordar que el 8086 utiliza las seales
BHE (habilitacin del bus alto) y Ao (bit de direccin Ao)
para seleccionar uno o ambos bancos de puertos de
acuerdo al tamao de la instruccin que se est
ejecutando para la transferencia de datos fuera del
procesador y considerando la siguiente tabla.
BHE
0
0
1
1

Ao
0
1
0
1

Funcin
Habilitacin de ambos bancos 16 bits (D15-D0)
Habilitacin banco alto 8 bits direccin non (D15-D8)
Habilitacin banco bajo 8 bits direccin par (D7-D0)
No se habilita ningn banco

RESUMEN DE INTERFAZ DE PUERTOS DE

E/S
1.

2.

3.

4.

Conectar las lneas del bus de direccin requeridas a

las lneas de direcciones del circuito integrado de
puertos.
Decodificar las lneas de direcciones fijas junto con
la seal M/IO, a travs de una compuerta NAND o
con decodificador.
La seal BHE se utiliza para habilitar el banco alto
de puertos de E/S, en la entrada CS junto con la
decodificacin del punto anterior.
La seal Ao se utiliza para habilitar el banco bajo de
puertos de E/S, en la entrada CS junto con la
decodificacin del punto dos.

Mapeo de dispositivos de E/S

Mapa de Memoria y de E/S del
8086
a) Mapeo Aislado
Decodificar 16 lneas de
direcciones, M/IO=0 usar
instrucciones IN y OUT
b) Mapeo de dispositivos de E/S
en Memoria
Decodificar 20 lneas de
direcciones, M/IO=1 usar
instrucciones MOV para leer y
escribir en los puertos.

Mapeo de dispositivos de E/S

Puerto
de
Entrada

Mapeo de dispositivos de E/S

Puerto de
salida

COMUNICACIN Serie/Paralelo
Paralelo
Transmite los datos a travs de n lneas de
datos
n depende del tamao de datos que se
manejen: 8 bits, 16 bits, 32 bits
Ms rpido.
En cortas distancias resulta ms efectivo
Los datos a transmitir no necesitan pretratamiento
A largas distancias resulta ms costoso por la
mayor disposicin a generar errores

COMUNICACIN Serie/Paralelo
Serie

Transmiten los datos a travs de 1 nica

lnea de datos con independencia del
formato. La transmisin de bits es uno
detrs de otro sobre la misma lnea.
Mucho menos costoso
nmero reducido de lneas
Menor disposicin a errores
Los datos necesitan ser
serializados/deserializados
Se requiere un protocolo de transmisin

Sistemas Digitales con Microprocesadores

112135
Tema 8 Tema 8. Comunicacin Paralela
y Serial.
Interfaz Paralela
1.1 Puerto Paralelo 8255A
Interfaz Serie.
2.1 Conceptos de transmisin serial
2.2 UART 8250
2.3 USART 8251A

82C55A
Interfaz E/S de propsito
general que conecta
perifrcios con el bus del
microprocesador
Realiza tareas de
buffering y latching
Programable por
software
Utilizado como interfaz
de teclado, puerto paralelo.

82C55A

82C55A

24 pines E/S que se pueden

programar de forma Independiente.
3 Modos de operacin distintos
Modo 0. Las 8 lneas del puerto A,B
y C se programan como entrada o
salida. El puerto C se puede
trabajar como 2 puertos de 4 bits
de entrada o de salida.
Modo 1. Las 8 lneas del puerto A
y/o B se programan como entrada o
salida + 3 bits del puerto C para
protocolo y control de interrupcin
Modo 2 Bidireccional.El puerto A
trabaja con 8 lneas bidireccionales
+ 5 bits del puerto C para protocolo
e interrupcin.

82C55A
Palabra de
Programacin
MOV AL,________
OUT _____,AL

82C55A

82C55A

82C55A

82C55A

82C55A

82C55A

82C55A

82C55A

COMUNICACIN Serie/Paralelo

Paralelo
Transmite los datos a travs de n lneas de datos
n depende del tamao de datos que se manejen: 8 bits, 16 bits, 32
bits
Ms rpido.
En cortas distancias resulta ms efectivo
Los datos a transmitir no necesitan pre-tratamiento
A largas distancias resulta ms costoso por la mayor disposicin a
generar errores

Serie
Transmiten los datos a travs de 1 nica lnea de datos con
independencia del formato. La transmisin de bits es uno detrs de
otro sobre la misma lnea.
Mucho menos costoso
nmero reducido de lneas
Menor disposicin a errores
Los datos necesitan ser serializados/deserializados
Se requiere un protocolo de transmisin

CONCEPTOS BASICOS DE
TRANSMISIN SERIAL
Los conceptos bsicos concernientes al modo
de E/S serial pueden clasificarse en las
siguientes categoras.
Requerimientos de interface.
Formatos de Entrada/Salida serial.
Chequeo de error en comunicacin de
datos.
Estndares en E/S serial

TRANSMISIN SNCRONA VS.

TRANSMISIN ASNCRONA
Las comunicaciones seriales ocurren en uno de dos formatos: sncrono y
asncrono.
Formato sncrono

En el formato sncrono, un receptor y un transmisor se sincroniza con el

mismo reloj, y un bloque de caracteres se transmite despus de caracteres
de sincrona (SYNC).

Este formato es generalmente usado para altas velocidades de transmisin

( ms de 20 K bits/seg).

Formato asncrono

El formato asncrono es orientado a carcter. La transmisin asncrona

puede ocurrir en cualquier momento, es impredecible en relacin al tiempo.
Por lo tanto cada carcter debe contener informacin de cuando inicia la
transmisin y cuando termina. Esta informacin se incluye en cada carcter
agregando un bit de inicio y uno o dos bits de paro. Cuando no se transfiere
informacin, el receptor permanece en estado alto. La transmisin empieza
con un bit de inicio (en estado de cero) seguido por un carcter (de 5,6,7,8
bits) y 1 2 bits de paro en estado alto. Esto se conoce como trama. En
transmisin serial, el estado lgico 1 se conoce tambin como Marca.

El formato asncrono es generalmente usado en transmisiones a baja

velocidad (menos de 20 Kbits/seg).

Formatos Serie
FORMATO Serie
Sncrono
La comunicacin
sncrona exige al menos
dos lneas: reloj, datos
Mejora la tasa de
transferencia porque
reduce la relacin de
bits de protocolo/bits
de datos.
Los datos se transmiten
por bloques
Lo que distingue a los
protocolos es los bytes
de control que utilizan

Interfaces asncronas
Es de crucial
importancia mantener
la sincronizacin entre
ambos comunicantes
Puede ser necesario la
introduccin de
mtodos de codificacin
que aseguren la
sincronizacin

Tabla resumen de Formato

sncrono vs. asncrono
Resumen de Formatos Sncrono y Asncrono de Comunicacin Serial

Formato

Sncrono

Asncrono

Formato de datos

Grupo de caracteres

Un caracter a la vez

Velocidad

Alta (20 K bits/segundo) o

mayor)

20 K bits/segundo o menor

Informacin de la Trama

Caracteres de Sincrona se
envan con cada grupo

Bits de inicio y paro

presentes con cada caracter

Implementacin

Hardware

Hardware y Software

Direccin de datos

Simplex, Half y Full duplex

Simplex, Half y Full duplex

Modos de Transmisin de Datos

Segn el sentido y simultaneidad de la transmisin podemos
encontrarnos con tres tipos diferentes:

Simplex:

Este modo de transmisin permite que la informacin discurra en un

solo sentido y de forma permanente, con esta formula es difcil la
correccin de errores causados por deficiencias de lnea. Como
ejemplos de la vida diaria
tenemos, la televisin y la radio.
Half Duplex:

En este modo, la transmisin fluye en un nico sentido a la vez, pero

no de una manera permanente, pues el sentido puede cambiar. Como
ejemplo tenemos los radios de banda civil.

Full Duplex.
Es el mtodo de comunicacin ms aconsejable, puesto que en todo momento la
comunicacin puede ser en los dos sentidos posibles simultneamente. El
ejemplo tpico sera el telfono.

VELOCIDAD DE TRANSMISION

En transmisin serial el
receptor debe activar la
recepcin de bits a la
misma velocidad que el
transmisor, de otra
manera el receptor no
sera capaz de detectar la
diferencia entre dos 0s o
1s consecutivos.
La velocidad a la cual los
bits son transmitidos
(bits/seg) se conoce
como baud, sin
embargo, tcnicamente
esta unidad se define
como el nmero de
cambios de seal /seg.

1 s/1200 bits = 0.83 ms por c/bit

Esquema de codificacin:
Es la correspondencia entre los elementos de
datos (bits) y los elementos de seal
(smbolos). El esquema de codificacin puede
mejorar las presentaciones de la transmisin.
Un criterio es la sincronizacin que permite
determinar el principio y el fin de cada bit. Lo
cual se puede lograr al transmitir una seal de
reloj por separado, pero resulta costoso.
La sincronizacin puede ir incluida en el propio
esquema de codificacin. Ejemplo codificacin
Manchester.

Esquema de codificacin:
Codificacin
Manchester

Codificacin NRZ
( no retorno a cero)

Transicin
en
medio de cada
periodo
La transicin sirve
para la sincrona.
La transicin de
un nivel bajo a uno
alto representa un
uno
La transicin de
un nivel alto a uno
bajo representa un
0

Dos
voltajes
distintos para 0 y 1
Voltaje
constante
para el intervalo
Unipolar: 0 volts
para 0 lgico y V
volts para 1 lgico.
Bipolar: -V volts
para 0, +V volts
para 1

Estndares en Transmisin serial

Qu es RS-232?
RS-232 (Estndar ANSI/EIA-232) es
el conector serial de las PCs IBM y
compatibles. Se ha utilizado para una
gran variedad de propsitos, como
conectar un ratn, impresora o
mdem, as como instrumentacin de
medicin. Gracias a las mejoras que
se han ido desarrollando en las lneas
de transmisin y en los cables,
existen aplicaciones en las que se
aumenta el desempeo de RS-232 en
lo que respecta a la distancia y
velocidad del estndar. RS-232 est
limitado a comunicaciones de punto a
punto entre los dispositivos y el
puerto serial de la computadora. El
hardware de RS-232 se puede utilizar
para comunicaciones seriales en
distancias de hasta 50 pies.

Qu es RS-422?
RS-422 (Estndar EIA RS-422-A) es el conector
serial utilizado en las computadoras Apple de
Macintosh. RS-422 usa seales elctricas
diferenciales, en comparacin con seales
referenciadas a tierra como en RS-232. La
transmisin diferencial, que utiliza dos lneas para
transmitir y recibir, tiene la ventaja que es ms
inmune al ruido y puede lograr mayores
distancias que RS-232. La inmunidad al ruido y la
distancia son dos puntos clave para ambientes y
aplicaciones industriales.

Estndar RS-232

Estndar RS-232

El mtodo de comunicacin usado por RS-232 requiere de una conexin muy

simple, utilizando slo tres lneas: Tx, Rx, y GND.
Formas ms populares de handshaking o intercambio de pulsos de sincronizacin
con RS-232: handshaking for software y handshaking por hardware.

Handshaking por software: Esta forma de sincronizacin utiliza bytes de

datos como caracteres de control. Las lneas necesarias para la comunicacin
siguen siendo Tx, Rx, y GND, ya que los caracteres de control se envan a
travs de las lneas de transmisin como si fueran datos.

Handshaking por hardware: Utiliza lneas de hardware. De manera similar

a las lneas Tx y Rx, las lneas RTS/CTS y DTR/DSR trabajan de manera
conjunta siendo un par la entrada y el otro par la salida. El primer par de
lneas es RTS (Request to Send) y CTS (Clear to Send). Cuando el receptor
est listo para recibir datos, cambia la lnea RTS a estado alto; este valor
ser ledo por el transmisor en la lnea CTS, indicando que est libre para
enviar datos. El siguiente par de lneas es DTR (Data Terminal Ready) y DSR
(Data Set Ready). Estas lneas se utilizan principalmente para comunicacin
por mdem, permiten al puerto serial y mdem indicarse mutuamente su
estado. Por ejemplo, cuando el mdem se encuentra preparado para que la
PC enve datos, cambia la lnea DTR a estado alto indicando que se ha
realizado una conexin por la lnea de telfono. Este valor se lee a travs de
la lnea DSR y la PC comienza a enviar datos. Como regla general, las lneas
DTR/DSR se utilizan para indicar que el sistema est listo para la
comunicacin, mientras que las lneas RTS/CTS se utilizan para paquetes
individuales de datos.

RS-232
Acoplamiento
de voltajes

TRANSMISION SERIAL
Chequeo de Errores
Paridad.
Checksum
Chequeo de Redundancia Cclica
(CRC)

Chequeo de errores:
PARIDAD

Paridad.
Se aade un
bit a los bits
de datos,
llamado bit de
paridad que
se elige de
forma tal que
el nmero
total de 1 sea
siempre par o
impar de
acuerdo a la
paridad
seleccionada.

Chequeo de errores:
Checksum

La paridad horizontal y vertical

es utilizada en algunos cdigos de
bloque para una combinacin de
chequeo de redundancia vertical
(VRC) combinada con chequeo de
redundancia longitudinal u
horizontal (LRC) para detectar
errores.
En este chequeo de errores, un byte
llamado checksum se agrega al
final del bloque de datos que ser
transmitido, este byte se compone
de los bits de paridad columna por
columna del bloque de datos.
Este byte es calculado y transmitido
por la mquina transmisora y
recalculado y comparado por la
mquina receptora. En caso de
detectar algn error el receptor
deber solicitar una retransmisin

Chequeo de errores:
Checksum
Proceso
El proceso para calcular la paridad de bloque es el siguiente:
Los caracteres a transmitir se agrupan en bloques de n filas y m
columnas
Se calcula el bit de paridad de cada fila y se aade al principio (o al
final, segn convenio) de la fila
Se calcula el bit de paridad de cada columna y se aade al principio (o
al final, segn convenio) de la columna
El bloque final a transmitir tendr por tanto una fila y una columna
ms que el original.
La nueva columna estar formada por los bits de paridad horizontal de
todas las filas
La nueva fila estar formada por los bits de paridad vertical de todas
las columnas.
Adicionalmente se emplea un bit de paridad cruzada que se calcula a
partir de los bits de paridad de filas y columnas.
Los chequeos de paridad horizontal y vertical se usan para detectar y
corregir los posibles errores que se puedan producir durante la
transmisin de datos.

Chequeo de errores:

Chequeo de errores:
Chequeo de redundancia cclica
La tcnica se basa en relaciones matemticas de polinomios, se utiliza en comunicacin
de datos sncrona. Un conjunto de datos puede representarse como un polinomio el
cual es dividido por un polinomio constante conocido como polinomio generador. El
residuo de la divisin (CRC) se enva junto con el conjunto de datos como chequeo de
error. El receptor realiza la divisin del polinomio (datos mas el CRC) entre el polinomio
generador y verifica el residuo para detectar errores en la transmisin conforme al
siguiente procedimiento.
1. Un conjunto de bits de datos se puede representar como:
M(x) = bnX0 + bn-1X1 +. . . +b0Xn ,
donde
b0 = bit menos significativo
bn = bit ms significativo
por ejemplo, el polinomio del nmero hexadecimal 8AH (10001010) es
M(x) = 1X0 + 0X1 +0X2 +0X3 +1X4 +0X5 +1X6 +0X7
M(x) = 1X0 + 1X4 +1X6 = X6+ X4+ 1
2. Asumiendo que la longitud del cdigo CRC es de cuatro bits, en las transmisiones de las
redes actuales el polinomio es de grado 16. Para obtener la divisin, primero, el
polinomio se multiplica por el grado del polinomio generador (en el ejemplo x4, ver
paso 3) y, posteriormente se divide entre el polinomio generador G(x). La formula es:
M(x) * X 4 =Q(x) + R(x)
G(x)
Donde Q(x) es el cociente obtenido por la aritmtica de mdulo 2 y R(x) es el residuo.

Chequeo de errores:
Chequeo de redundancia cclica
2. Asumiendo que la longitud del cdigo CRC es de grado 4, en las transmisiones de las
redes actuales el polinomio es de grado 16. Para obtener la divisin, primero, el
polinomio se multiplica por el grado del polinomio generador (en el ejemplo x4, ver
paso 3) y, posteriormente se divide entre el polinomio generador G(x). La formula es:
M(x) * X 4 =Q(x) + R(x)
G(x)
Donde Q(x) es el cociente obtenido por la aritmtica de mdulo 2 y R(x) es el residuo.
3. Considerando como polinomio generador: G(x) = X 4+ 1, tenemos:
M(x) * X 4 = X10+ X8+ X 4 = (X6+ X4+ X2) + X2
G(x)
X4+ 1
cociente Q(x) residuo R(x)
4. Este residuo se suma al polinomio modificado
M(x) * X 4 + R(x) = X10+ X8+ X 4+ X2 y es transmitido como:
X10
1
0
D1 D2

X8
X4
0
1
0
0
0
1
0
D0
D3 D4 D5 D6 D7 D8
Dato = 8AH
El flujo de bits de datos transmitido incluye el byte
los bits del CRC obtenido que se colocan al final.

X2
1
D9

0
D10

0
D11

original 8AH en orden invertido, ms

Chequeo de errores:
Chequeo de redundancia cclica
5. El receptor divide el
polinomio transmitido
entre G(x), y si el residuo
es 0, esto indica que no
existi error (divide X10+
X8+ X4+ X2 entre X4+ 1 y
checa el resultado).
(Nota: el polinomio generador
de la CCITT es
G(x)= x16 + x12 + x5 + 1)

El puerto serie: UART 8250 (Universal

Asynchronous Receiver/Transmitter)

El 8250 dispone de 11 registros pero slo 3 lneas de direccin para seleccionarlos.

Lo que permita distinguir unos de otros ser, aparte de las lneas de direcciones, el
sentido del acceso (en lectura o escritura) y el valor de un bit de uno de los
registros: el bit DLAB del registro LCR, que es el bit 7 de dicho registro.
Realmente, DLAB se emplea slo puntualmente para poder acceder y programar los
registros que almacenan el divisor de velocidad; el resto del tiempo, DLAB estar a
0 para acceder a otros registros.

El puerto serie: UART 8250 (Universal

Asynchronous Receiver/Transmitter)
Terminales:
RCLK Receiver Clock Input. Debe ser igual a (Receiver Baud Rate)* 16
BAUDOUT Baud Output. Salida del generador de rango de baud programable. Frecuencia = Baud Rate * 16
XIN External crystal Input. Se usa para el oscilador generador
de Baud Rate.
XOUT External Crystal Output.
DOSTR y DOSTR (WR) Write Line
DISTR, DISTR (RD) Read Line
DDIS Driver Disable. Se pone en "0" cuando el CPU lee
del UART
ADS Address Strobe. Se usa si las seales no son estables
durante los ciclos de lectura o escritura.
INTRPT Interrupt Output
MR Master Reset
DCD Data Carrier Detect
CSOUT Chip Select Out
CS0-CS1,CS2 Chip Select
D0..D7:Data Bits 0..7: Bus triestado bidireccional de 8 lneas
SOUT:Serial Data Output: Salida de datos en serie.

SIN Serial Data Input: Entrada de datos en serie.

A2,A1,A0 Lneas de direccin para seleccionar Registro interno

SIGNIFICADO DE LAS LNEAS

DEL 8250

DISTR, DISTR:Data In Strobe. (RD) Read Line.

DOSTR:Data Out Strobe. (WR) Write Line.
D0..D7:Data Bits 0..7: Bus triestado bidireccional de 8 lneas para transmitir datos,
informacin de control y de estado entre la CPU y el 8250. XTALx:Crystal/Clock:
Conexiones para el cristal del cuarzo del BRG.
XTAL1, XTAL2 entrada de reloj externa.
SOUT:Serial Data Output: Salida de datos en serie del 8250. Una marca es un '1' y
un espacio es un '0'. SOUT est en marca cuando el transmisor est inhibido, MR
est a 1, el registro de transmisin est vaco o en el modo lazo (LOOP) del 8250.
No es afectado por -CTS.
CTS:Clear To Send: Lnea de entrada. El estado lgico de esta seal puede
consultarse en el bit CTS del Modem Status Register (MSR) -como el bit CTS es el
bit 4 del MSR se referencia MSR(4)-. Un cambio en el estado de -CTS desde la
ltima lectura del MSR provoca que se active DCTS (bit MSR(0)). Cuando -CTS est
activo (a 0) el modem indica que el dato en SOUT puede ser transmitido. -CTS no
afecta al modo lazo (LOOP) del 8250.
DSR:Data Set Ready: Lnea de entrada. El estado lgico de esta seal puede
consultarse en MSR(5).

SIGNIFICADO DE LAS LNEAS

DEL 8250

DDSR (bit MSR(1)) indica si -DSR ha cambiado desde la ltima lectura del MSR. Cuando DSR est activo el modem indica que est listo para intercambiar datos con el 8250; ello
depende del estado del DCE (Data Communications Equipment) local y no implica que
haya comunicacin con la estacin remota.
DTR:Data Terminal Ready. Lnea de salida que puede activarse (poner a 0) escribiendo un
1 en MCR(0), y desactivarse escribiendo un 0 en dicho bit o ante la activacin del pin MR.
Con -DTR activo se indica al DCE que el 8250 puede recibir datos. En algunas
circunstancias, esta seal se usa como LED de 'power on'. Si est inactivo, el DCE
desconecta el modem del circuito de telecomunicaciones.
RTS:Request To Send. Lnea de salida que habilita el modem. Se activa (poner a 0)
escribiendo un 1 en MCR(1). Esta seal se pone en alto en respuesta a MR. -RTS indica al
DCE que el 8250 tiene un dato listo para transmitir. En la modalidad half-duplex, esta
seal se utiliza para controlar la direccin de la lnea.
BAUDOUT:Esta lnea de salida contiene una seal de reloj 16 veces mayor que la
frecuencia usada para transmitir. Equivale a la frecuencia de entrada en el oscilador
dividida por el BRG. La estacin receptora podra emplear esta seal conectndola a RCLK
(para compartir el mismo reloj).
OUTx:Estas dos salidas de propsito general se pueden activar (poner a 0) escribiendo un
1 en MCR(2) y MCR(3). Son desactivadas por la seal MR. En el modo lazo (LOOP o bucle),
estn tambin inactivas.
RI:Ring Indicator. Esta lnea de entrada indica si el modem ha detectado que llaman por
la lnea y puede consultarse en MSR(6). El bit TERI (MSR(2)) indica si esta lnea ha
cambiado desde la ltima lectura del MSR. Si las interrupciones estn habilitadas (IER(3)
activo) esta patilla provoca una interrupcin al activarse. -RI permanece activo durante el
mismo intervalo de tiempo que la zona activa del ciclo de llamada e inactivo en los
intervalos de la zona inactiva (o cuando el DCE no detecta la llamada). El circuito no se
corta por culpa de -DTR.

El puerto serie: UART 8250

Registros
DLAB

A2

A1

A0

MODO

NOMBRE

Dir.PC

SIGNIFICADO

RBR

3F8H

Receiver Buffer Register (Registro buffer de recepcin)

THR

3F8H

Transmitter Holding Register (Registro de retencin de transmisin

R/W

IER

3F9H

Interrupt Enable Register (Registro de habilitacin de interrupciones)

IIR

3FAH

Interrupt Identification Register (Registro de identificacin de

interrupciones)

R/W

LCR

3FBH

Line Control Register (Registro de control de lnea) BIT 7 es DLAB

R/W

MCR

3FCH

Modem Control Register (Registro de control del modem)

R/W

LSR

3FDH

Line Status Register (Registro de estado de la lnea)

R/W

MSR

3FEH

Modem Status Register (Registro de estado del modem)

R/W

SCR

3FFH

Scratch Register (Registro residual)

R/W

DLL

3F8H

Divisor Latch LSB (Divisor de velocidad, parte baja

R/W

DLM

3F9H

Divisor latch MSB (Divisor de velocidad, parte alta)

Para programar al 8250 primero se debe enviar las palabras para seleccionar
la velocidad de transmisin, lo cual se realiza en los registros DLL y DLM, sin
embargo como estos registros se encuentran multiplexados a travs del bit
DLAB (bit 7 del registro LCR) primero debemos poner a 1 dicho bit.

El puerto serie: UART 8250

Registros
3F8H-3F8H-3F8H-3F9H--

3F9H-3FAH-3FBH
3FCH
3FDH
3FEH-3FFH--

El puerto serie: UART 8250

Programacin
;DLAB =1

MOV DX,3FBH
MOV AL, 80H
OUT DX,AL
;Velocidad de Transmisin.
;Para programar la velocidad a 9600 baudios

MOV DX,3F8H
MOV AL,12
OUT DX,AL
MOV DX,3F9H
MOV AL,00
OUT DX,AL
;Programacin de la trama
MOV DX, 3FBH
MOV AL,00001111B
OUT DX,AL

El puerto serie: UART 8250

Programacin (POLEO)
;----------DLAB =1
MOV DX,3FBH
MOV AL, 80H
OUT DX,AL
;---------Velocidad de Transmisin.
;Para programar la velocidad a
;9600 baudios
MOV DX,3F8H
MOV AL,12
OUT DX,AL
MOV DX,3F9H
MOV AL,00
OUT DX,AL
;---------Programacin de la trama
MOV DX, 3FBH
MOV AL,00001111B
OUT DX,AL

;Trabajo del puerto por Poleo

;----------Poleo para transmisin
XX:
MOV DX,3FDH
IN AL,DX
AND AL, 20H
JZ XX
;---------------------Transmitir dato
MOV AL, DATO
MOV DX, 3F8H
OUT DX,AL
;----------;Poleo para recepcin
YY:
MOV DX,3FDH
IN AL,DX
AND AL, 01H
JZ YY
;---------------------Recibir dato
MOV DX,3F8H
IN AL ,DX

El puerto serie: UART 8250

Programacin
Detalle Programacin de la trama
La trama se programa a travs del registro LCR (Line Control Register).
Por ejemplo si queremos programar con 8 bits de datos, 2 bits de paro
y paridad non, la programacin quedar de la siguiente forma. El bit
DLAB deber apagarse.
MOV DX, 3FBH
MOV AL,00001111B
OUT DX,AL

El puerto serie: UART 8250

Programacin
Detalle POLEO
Para trabajar por poleo es necesario leer el registro de status LSR (Line Status Register) y
consultar el bit correspondiente (de transmisin o recepcin).
;Poleo para transmisin
XX:
MOV DX,3FDH
IN AL,DX
AND AL, 20H
JZ XX
;------------------------------------------Recibir dato del teclado
MOV AL, DATO
MOV DX, 3F8H
OUT DX,AL
;------------------------------------------Desplegar caracter en ventana de transmisin
;Poleo para recepcin
YY:
MOV DX,3FDH
IN AL,DX
AND AL, 01H
JZ YY
MOV DX,3F8H
IN AL ,DX

El puerto serie: UART 8250

Programacin

El bit DR est activo cuando hay un carcter listo en el RBR (buffer de

recepcin) y es puesto a 0 cuando se lee el RBR. Los bits 1 al 4 de este
registro (OE, PE, FE y BI) son puestos a 0 al consultarlos -cuando se lee el
LSR- y al activarse pueden generar una interrupcin de prioridad 1 si sta
interrupcin est habilitada. OE se activa para indicar que el dato en el RBR
no ha sido ledo por la CPU y acaba de llegar otro que lo ha sobreescrito. PE
indica si hay un error de paridad. FE indica si el carcter recibido no tiene
los bit de stop correctos. BI se activa cuando la entrada de datos es
mantenida en espacio (a 0) durante un tiempo superior al de transmisin de
un carcter (bit de inicio + bits de datos + bit de paridad + bit de parada).
THRE indica que el 8250 puede aceptar un nuevo carcter para la
transmisin: este bit se activa cuando el THR queda libre y se desactiva
escribiendo un nuevo carcter en el THR. Se puede producir, si est
habilitada; la interrupcin THRE (prioridad 3). El 8250 emplea un registro
interno para ir desplazando los bit y mandarles en serie (el Transmitter
Shift Register), dicho registro se carga desde el THR. Cuando ambos
registros (THR y el Transmitter Shift) estn vacos, TEMT se activa; volver
a desactivarse cuando se deje otro dato en el THR hasta que el ltimo bit
salga por SOUT

El puerto serie: UART 8250

Programacin
; activar interrupcin RX y TX
MOV DX,3F9H
MOV AL,03H
OUT DX,AL
;poner bit OUT2=1
MOV DX,3FCH
MOV AL, 08H
OUT DX,AL
; Quitar mscara de interrupcin
IN AL, 21H
AND AL,0EFH
OUT 21H,AL

; Subrutina de Interrupcin
SUBINT PROC
MOV DX,3FAH
IN AL,DX
CMP AL,04
JE RECIBIR
MOV AL,DATO
MOV DX,3F8H
OUT DX,AL
JMP SALIR
RECIBIR: MOV DX,3F8H
IN AL,DX
SALIR: IRET
SUBINT ENDP

El puerto serie: UART 8250

Programacin (Interrupciones)
;Cambio de vector (0CH)
;----------DLAB =1
MOV DX,3FBH
MOV AL, 80H
OUT DX,AL
;---------Velocidad de Transmisin.
;Para programar la velocidad a
;9600 baudios
MOV DX,3F8H
MOV AL,12
OUT DX,AL
MOV DX,3F9H
MOV AL,00
OUT DX,AL
;---------Programacin de la trama
MOV DX, 3FBH
MOV AL,00001111B
OUT DX,AL
;poner bit OUT2=1
MOV DX,3FCH
MOV AL, 08H
OUT DX,AL

; Quitar mscara de interrupcin

IN AL, 21H
AND AL,0EFH
OUT 21H,AL
; activar interrupcin TX y RX
MOV DX,3F9H
MOV AL,03H
OUT DX,AL
:
:

; Subrutina de Interrupcin
SUBINT PROC
MOV DX,3FAH
IN AL,DX
CMP AL,04
JE RECIBIR
TRANSMITIR: MOV AL,DATO
MOV DX,3F8H
OUT DX,AL
JMP SALIR
RECIBIR: MOV DX,3F8H
IN AL,DX
SALIR: IRET
SUBINT ENDP

El puerto serie: USART 8251A

USART significa "Universal

Synchronous/Asynchronous
Receiver-Transmitter.
Es un dispositivo que sirve para
transmitir o recibir datos secuenciales
de manera sncrona o asncrona.

El puerto serie: USART 8251A

USART 8251
Terminales:
C/D' seal de Control/Datos (Ao)
RD' Read. Seal de lectura
WR' Write. Seal de Escritura
TxC' Transmitter Clock Output.
TxD Transmitter Data (salida serie)
TxRDY Transmitter Ready
RxC' Receiver Clock Input.
RxD Receiver Data (entrada serie)
RxRDY Receiver Ready
DSR' Data Set Ready
DTR' Data Terminal Ready
Syndet/BD Detector de sincrona/Detector de
velocidad (rapidez de envo)
RTS' Request to Send. Peticin de envo de datos
CTS' Clear to Send. Borrar para enviar datos
TxE Transmitter Empty. Transmisor vaco.

El puerto serie: USART 8251A

El puerto serie: USART 8251A

Programacin 8251A
;Palabra de Modo basura
MOV AL,XX
OUT CTRL,AL
;Palabra de Comando con RESET
MOV AL,40H
OUT CTRL,AL
;Palabra de Modo
;2bits paro,sin paridad,7 bits
;factor 1
MOV AL,11X01001B
OUT CTRL,AL
;Palabra de comando
MOV AL,
OUT CTRL,AL

Programacin 8251A
;Palabra de Modo basura
MOV AL,XX
OUT CTRL,AL
;Palabra de Comando con RESET
MOV AL,40H
OUT CTRL,AL
;Palabra de Modo
;2bits paro,sin paridad,7 bits
;factor 1
MOV AL,11X01001B
OUT CTRL,AL
;Palabra de comando
MOV AL,X0X101X1B
OUT CTRL,AL

Programacin 8251A
POLEO
;Palabra de Modo basura
MOV AL,XX
OUT CTRL,AL
;Palabra de Comando con RESET
MOV AL,40H
OUT CTRL,AL
;Palabra de Modo:2bits paro, sin
; paridad,7 bits factor 1
MOV AL,11X01001B
OUT CTRL,AL
;Palabra de comando
MOV AL,X0X101X1B
OUT CTRL,AL
;Poleo Transmisin
XX: IN AL,CTRL
AND AL,01
JZ XX
;-----------------------TX: MOV AL, DATO
OUT PTO_DATOS,AL

;Poleo Recepcin
YY: IN AL,CTRL
AND AL,02
JZ YY
;-----------------------RX: IN AL,PTO_DATOS

Programacin 8251A
INTERRUPCIONES
;CODIGO CAMBIO DE VECTOR TX
;CODIGO CAMBIO DE VECTOR RX
;Palabra de Modo basura
MOV AL,XX
OUT CTRL,AL
;Palabra de Comando con RESET
MOV AL,40H
OUT CTRL,AL
;Palabra de Modo:2bits paro, sin
; paridad,7 bits factor 1
MOV AL,11X01001B
OUT CTRL,AL
;Palabra de comando
MOV AL,X0X101X1B
OUT CTRL,AL
.
.
.

;Subrutina de TX
SUB_TX PROC
MOV AL,DATO
OUT PTO_DATOS,AL
IRET
SUB_TX ENDP
;Subrutina de RX
SUB_RX PROC
IN AL, PTO_DATOS
IRET
SUBRX ENDP

El puerto serie: USART 8251A

El puerto serie: USART 8251A

Aplicaciones

El puerto serie: USART 8251A