Pr4 74ls83 Aritmetica Binaria y BCD

OBJETIVO:
Analizar el proceso de la aritmtica binaria y decimal a travs del uso del

sumador binario.
Expresar la operacin de resta a travs del complemento a 10 a 2.
Comprobar experimentalmente la tabla de verdad de los circuitos
aritmticos.
INTRODUCCION
SUMA BINARIA
SUMADORES COMERCIALES:
7480 sumador completo de 1 bit
74182 generador de acarreo previo
ARITMETICA BINARIA
SUMA BINARIA
SUMA EN BCD
RESTA BINARIA
En principio se pueden disear circuitos restadores de la misma forma a como
lo hicimos con los sumadores Sin embargo lo que se suele hacer es usar los
mismos circuitos sumadores para hacer las restas Para ello tenemos que ver
primero como se representan los nmeros binarios negativos
Para una comprensin ms fcil de esto; para que un nmero este en su forma
negativa lo que hay que hacer es hacer su complemento a 2 esto es hacer su
complemento a 1 y despus sumarle 1 a la cifra menos significativa
NOTA: Como se puede ver cuando el resultado es un numero negativo esta
dado en su forma de complemento a 2 y para pasarlo nuevamente a positivo
se debe aplicar su complemento a 2 de nuevo.
RESTA EN BCD
COMPLEMENTO A 10
El "complemento" es el nmero que hace falta sumar para llegar a 10 (o 100,
1000, etc., dependiendo de cuntas cifras hay)
Ejemplo: el complemento de 3 es 7, porque 3+7=10 (tienes que sumar 7 para
hacer 10)
EJEMPLO:
6-9=-3 6+C10(9) 6+1=7 C10(7) =10-7=3
C10(9) =10-9=1
Multiplicacin binaria
La multiplicacin en binario es ms fcil que en cualquier otro sistema
de numeracin. Como los factores de la multiplicacin slo pueden ser
CEROS o UNOS, el producto slo puede ser CERO o UNO. En otras
palabras, las tablas de multiplicar del cero y del uno son muy fciles de
aprender:
En un ordenador, sin embargo, la operacin de multiplicar se realiza

mediante sumas repetidas. Eso crea algunos problemas en la
programacin porque cada suma de dos UNOS origina un arrastre, que
se resuelven contando el nmero de UNOS y de arrastres en cada
columna. Si el nmero de UNOS es par, la suma es un CERO y si es
impar, un UNO. Luego, para determinar los arrastres a la posicin
superior, se cuentan las parejas de UNOS.
Veamos, por ejemplo, una multiplicacin:
Para comprobar que el resultado es correcto, convertimos los factores y

el resultado al sistema decimal:
3349 * 13 = 43537
DESARROLLO TERICO.
a) Realizar un circuito lgico que sume dos nmeros binarios, cada uno de
4 bits y tenga la opcin de conectarse en cascada para incrementar la
capacidad en bits de cada nmero. Obtenga su tabla de verdad
simplificada, diagrama lgico de bloques. Asi mismo obtenga la
conversin a cdigo BCD 8421, considerando que los nmeros a sumar

esta con el cdigo mencionado.
SUMA BINARIA (DIAGRAMA LOGICO)
(SUMA 15 +15=30)
SUMA EN BCD
Con base en la teora para tener una salida BCD es necesario sumar un 6
binario al resultado, cuando este es mayor a 9 y/o existe acarreo.
Para ello se necesita un circuito detecte cuando la suma es mayor a 9,
se obtiene de la siguiente manera.
TABLA DE VERDAD
S S S S1 D DE
4 3 2
C
1 0 1 0
1 10
1 0 1 1
1 11
1 1 0 0
1 12
1 1 0 1
1 13
1 1 1 0
1 14
1 1 1 1
1 15
D=S 4 S3 S 2 S1+ S 4 S3 S 2 S 1+ S 4 S 3 S2 S1+ S 4 S 3 S2 S 1+ S 4 S 3 S 2 S1+ S 4 S 3 S 2 S 1

S 2( S1+ S 1)+ S 4 S 3 S 2( S1+ S 1)
D=S 4 S3 S 2 ( S1+ S 1 ) + S 4 S 3
D=S 4 S3 S 2+ S 4 S 3 S2+ S 4 S 3 S 2
D=S 4 S3 S 2+ S 4 S 3( S2+ S 2)
S3
( S 2+S 3)
D=S 4
D=S 4 ( S 3+ S 2)
D=S 4 S 3+ S 4 S 2
b) Implementar un restador binario de dos nmeros de 4 bits por medio

del sumador binario de dos nmeros de 4 bits del punto anterior.
Obtener la tabla de verdad simplificada, diagrama lgico de bloques.
Asi mismo obtenga la conversin a cdigo BCD 8421, considerando que
los nmeros a restar estn en el cdigo ya mencionado.
RESTA BINARIA POR COMPLEMETO A 2(SIN BIT DE SINGO)
EN ESTE CASO NO SE SAALO EL BIT DE SIGNO PUES ES EVIDENTE QUE

PARTE NOS DA NUESTRO NUMERO NEGATIVO, AEMAS PARA TRABAJAR
CON BIT DE SIGNO EN LOS NUMEROS UTILIZADOS EN ESTE EJEMPLO
SERIA NECESARIO OTRO BIT QUE EJECUTE ESA PARTE;POR LO TANTO C4
ES IRRELEBANTA PARA NOSOTROS.
EN ESTE CASO 9-10=-1, COMO EL RESULTADO ES NEGATIVO SE TIENE
QUE HACER SU COMPLEMENTO A 2 PARA PASAR A SU FIRMA POSITIVA Y
HACI OBTENGAMOS EL VALOR ABSOLUTO DE LA RESTA.
RESTA BINARIA (CON BIT DE SIGNO)
EN ESTE CASO EL CUARTO BIT LO GTOMAMOS COMO BIT DE SIGNO Y ES
POR ESO QUE LE QUITAMOS LA NEGACION ASI QUE ESTE RESTADOR
EFECTUA UNA RESTA DE 3 BIT Y ENTREGA UNO EXTRA QUE DA EL SIGNO
COMO RECORDAREMOS 0 ES PARA POSITICO Y 1 ES PARA NEGATIVO
EN ESTE CASO TENEMOS 3-6=-3, EN ESTE CASO LA S4 ES NUESTRO BIT

DE SIGNO Y LAS DEMAS SALIDAS NOS DAN EL COMPLEMENTO A 2 DE 3.
RESTA BCD
POR COMPLEMENTO A 10
EJEMPLO:
6-9=-3 6+C10(9) 6+1=7 C10(7) =10-7=3
C10(9) =10-9=1
c) Implementar un multiplicador binario de dos nmeros, el primero de 3
bits y el segundo de 2 bits por medio del sumador binario del primer
punto. Obtenga la tabla de verdad, diagrama lgico de bloques
ES TE MLTIPLICADOR EFECTUA LA OPERACIN DE 7X3=21, EN ESTE
CASO ES DE GRAN AYUDA NUESTRO ACARREO QUE N OS SIRVE COO UN
BIT (16) MAS.
COMO SE PUEDE VER UTILIZAMOS UNA AND QUE MULTIPLICA TERMINO
POR TERMINO, COMO UNA MULTIPLICACION COMBENCIONAL, SOLO QUE
AL METERLO AL SUMADOR COMO SE SABE EL SEGUNDO TERMINO A
SUMAR SE TIENE QUE RRECORER UN ESPACIO,
LOS ESPACIOS SE LLENARON CON UN CERO LOGICO.
CUESTIONARIO.
a) En el sumador binario de 4 bits por qu se debe conectar la entrada de
acarreo a nivel bajo? Explique.
Como se ha explicado el circuito integrado 74LS83(sumador de 4x4 bits) realiza
la siguiente funcin:
Como se muestra C0 es un acta como otra variable de suma en la primera

suma es por eso que se pone en cero lgico para no afectar el resultado final
del sumador. La C0 requiere que este en un 0 lgico o un 1 ya sea el caso, no
se puede dejar desconectada ya que el sumador no trabaja como debe.
b) En el restador binario y BCD realizado, definir para cada uno Cuando un
nmero es positivo negativo? Explique la forma de obtenerlo a travs de un
ejemplo.
RESTA BINARIA.
Cuando realizamos operaciones con un determinado nmero de bits y el
resultado supera el nmero de bits con el que se trabaja se dice que ocurre un
desbordamiento de datos (en la resta se denomina borrou (prstamo)). Pero en
el restador utilizando la forma bit de signo y magnitud, esto quiere decir que
nuestro desborde de va ejecutar la accin de bit de signo y lo dems seria
nuestra magnitud. Cuando el bit de signo es 0 se dice que el nmero es
positivo y cuando este es 1 es negativo.
De una manera ms clara un complemento a dos se realiza haciendo un

complemento a una (invertir todos los nmeros)y sumar un 1 al bit menos
significativo, esto es para pasar un nmero a su forma negativa.
c) Implementar un multiplicador de dos nmeros de 3 bits cada uno por medio
del sumador binario de 4 bits, obteniendo su tabla de verdad simplificada,
diagrama lgico de bloques. Mencione adems si hay actualmente un circuito
integrado que realice la multiplicacin.
Primero se debe plantear las siguientes condiciones.

1.-Una multiplicacin de 3x3 bit nos da como resultado una suma de tres cifras
binarias y nuestro sumador solo efecta suma de 2 cifras binarias, por lo que
se utilizaran 2 sumadores.
2.- si cumple con los cuatro bit del sumador ya que debemos recordar que en la
multiplicacin se recorre una posicin adelante.
3.- nuestro multiplicador solo puede arrojar resultados del o al 30 en binario
tomando en cuenta nuestro C4 como un bit ms y no como acarreo.
Memoria fotogrfica de los circuitos:

Circuito Restador.
Circuito Multiplicador:
Circuito Sumador:

Pr4 74ls83 Aritmetica Binaria y BCD

Cargado por

Copyright:

Formatos disponibles

Pr4 74ls83 Aritmetica Binaria y BCD

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Pr4 74ls83 Aritmetica Binaria y BCD

Cargado por

Copyright:

Formatos disponibles

OBJETIVO:

Analizar el proceso de la aritmtica binaria y decimal a travs del uso del

En un ordenador, sin embargo, la operacin de multiplicar se realiza

Para comprobar que el resultado es correcto, convertimos los factores y

conversin a cdigo BCD 8421, considerando que los nmeros a sumar

D=S 4 S3 S 2 S1+ S 4 S3 S 2 S 1+ S 4 S 3 S2 S1+ S 4 S 3 S2 S 1+ S 4 S 3 S 2 S1+ S 4 S 3 S 2 S 1

b) Implementar un restador binario de dos nmeros de 4 bits por medio

EN ESTE CASO NO SE SAALO EL BIT DE SIGNO PUES ES EVIDENTE QUE

EN ESTE CASO TENEMOS 3-6=-3, EN ESTE CASO LA S4 ES NUESTRO BIT

LOS ESPACIOS SE LLENARON CON UN CERO LOGICO.

Como se muestra C0 es un acta como otra variable de suma en la primera

De una manera ms clara un complemento a dos se realiza haciendo un

Primero se debe plantear las siguientes condiciones.

Memoria fotogrfica de los circuitos:

También podría gustarte