Put
Put
Put
ELECTRNICA INDUSTRIAL
VCTOR MANUEL PERUSQUA ROMERO
Reporte de exposicin N 2
Equipo 3
TITULO
PUT
PUT
Transistor Uniunin Programable
1.-Introduccin
El transistor PUT (un-unin programable) es un dispositivo PNPN de cuatro
capas, con tres terminales: ctodo K, nodo A y compuerta G. En la Figura 1.1
se muestra el esquema y el smbolo del PUT. Aunque tiene nombre similar al
transistor un-unin, la constitucin y funcionamiento del transistor PUT difieren
enormemente
del
transistor
un-unin
(UJT).
Las
caractersticas
de
La
nodo
P
1N1
P2
Puerta
N2
Ctodo
Figura 3. Construccin.
El contacto de puerta se fija a la base p antes de montar el conjunto sobre una
base de cobre con soldadura dura y sellar hermticamente el contenedor. En
algunos dispositivos los contactos mecnicos se establecen por compresin,
para solventar los problemas de fatiga del montaje por soldadura.
Sin
Para los dispositivos de alta potencia se hace una segunda conexin de ctodo
cerca de la puerta, para proveer un terminal especial destinado a las seales
de puerta a fin de minimizar cualquier captacin desequilibrada en los
conductores de mando de puerta y ctodo.
Tensiones desequilibradas
Las
El nodo (A) y el ctodo (K) son los mismos que para cualquier dispositivo
PNPN. La compuerta (G) est conectada a la regin N prxima al nodo. Por
consiguiente, el nodo y la compuerta constituyen una unin P-N. Es esta
unin la que controla los estados "encendido" y "apagado" del PUT.
3. ANLISIS MATEMTICO
Para pasar al modo activo desde el estado de corte (donde la corriente entre A
y K es muy pequea) hay que elevar el voltaje entre A y K, hasta el valor de Vp
y este voltaje va a depender del valor del voltaje en la compuerta G.
Solo hasta que la tensin alcance el valor Vp, el PUT entrara en conduccin
(encendido) y se mantendr en este estado hasta que la corriente que
atraviesa el PUT reduzca su valor. Esto se logra reduciendo el voltaje entre A y
K o reduciendo el voltaje entre G y K.
R1
R2
Figura 6
(1)
ESTADO ENCENDIDO
VG = R2 / (R1+R2) * VGG
VP = VG + 0.5 V
Eent = VP
ESTADO APAGADO
Eent >= VP
VP cae a = 0.5 V
VAK carga = 1 V
IA = Eent / R
Circuito de disparo
-Clculo de Vp
Vp = Vd + n Vbb, n = Rb1/(Rb1 + Rb2) = 10/15 = .66
Vp = .7 + .66 12 = 8.7 v
-Clculo de Rmx y Rmn
Puesto que el PUT es tambin un dispositivo de resistencia negativa,
tiene que cumplir con la condicin impuesta de que la recta de carga
de trabajo, corte a la curva caracterstica tensin-corriente
precisamente en la regin que presenta resistencia negativa. Si esto
no ocurre, el dispositivo puede permanecer o en bloqueo o en
saturacin. Para garantizar que efectivamente se trabaje en la regin
adecuada , debe escogerse al igual que en el caso del UJT, el valor de
resistencia comprendido entre unos valores lmites dados por Rmx y
Rmn.
Como puede observarse el valor tomado para R est entre los lmites
establecidos ya que tiene un valor de 20 k.
-Clculo de T
T = RC ln(1 + Rb1/Rb2)
T = 20 k 1 F ln(1 + 2) = 24 ms
.5V
R1
* Vp
R1 R2
.5V
2k
*179.6V 1.5V
2k R2
sin(90) 1
Se tiene que obtener el valor inverso del voltaje pico, esto con la finalidad de
obtener el valor de la resistencia necesaria
1
(5.5679)(10) 3
179.6
1
Vp
R2
2k
2k
(5.5679)(10) 3
R 2 357.2k
De la formula original
.5V
R1
* Vp
R1 R2
.5V
2k
*127V 1.5
2k 357.20
.5V
R1
* Vp
R1 R2
sin(60) .8660
Se tiene que obtener el valor inverso del voltaje pico, esto con la finalidad de
obtener el valor de la resistencia necesaria
1
.8660
179.60V
Vp 60 |
Vp60 155.53V
1
6.4296 x10 3
155.53
1
Vp
2 k
6.4296 x10 3
2 k R 2
R2
2
2
6.4296 x10 3
R 2 309.06k
De la formula original
.5V
R1
* Vp
R1 R2
.5V
2k
* 155.53V 1.5
2k 309.06k
4.1.1MODELO GRFICO
En las siguientes figuras (figura 8 y figura 9), aparecen las caractersticas del
dispositivo. En referencia a la figura 8, el estado de apagado (v entre 0 y Vp) y
el estado encendido (I>=Iv>=Vv), estn separados por la regin inestable, tal
como sucede en el UJT. Esto es el dispositivo no puede permanecer en estado
inestable, sino simplemente pasar a los estados estables apagado o
encendido.
MEDICIN
A(+)-K(-)
37.66M
K(-)-A(+)
A(+)-G(-)
36.07M
G(-)-A(+)
K(+)-G(-)
G(+)-K(-)
VCC
RB1
RE
SALIDA
RG
RB2
Rk
VARIABLE (VG)
Simulaciones
Voltaje en el capacitor
Voltaje Ctodo
Voltaje en la Compuerta
Practica propuesta
PUT
En
la
siguiente
practica
Material:
2 leds rojo y azul
2 resistencias de 1k
2 resistencias de 10 k
2 transistores npn
1 transistor PUT
1 fuente de voltaje de 12 v.
Una vez ya conectado a la fuente los dos leds prendern de tal forma q cuando
uno este prendido el otro se apagar
Referencia: 621.38135
Autor: Henri Lilen (1996)
Titulo: Tiristores y Triacs.
Editorial: Alfaomega Marcombo.
Edicin: 1ra. Edicin.
Lugar de impresin: Colombia
Captulo: 7
Pginas: 90-43
Referencia: 621.381528
http://es.wikipedia.org/wiki/PUT 20/sep/2013
http://www.unicrom.com/tut_variantes_SCR.asp 20/sep/2016
http://www.unicrom.com/Tut_put_funcionamiento.asp 20/sep/2016
http://gilbertomateos.blogspot.mx/2009/06/el-transistor-de-union-programableput.html
7.- Cuestionario
a) Preguntas
1. Qu es un put?
2. Cmo est conformado un put?
3. Qu utilidad se le da al put comnmente?
4. Hasta que momento se apaga el put?
5. Cules son las aplicaciones que comn mente se le dan al put?
6. cuantos estados tiene el put?
7. Cules la diferencia entre los ujt y los put?
15 Cmo son las condiciones corriente pico y voltaje de valle del PUT, en
comparacin con un UJT?
R: Por lo general son ms bajas que las del UJT tambin su voltaje de
operacin mnimo es mucho menor
16 Los estados encendidos y apagados estn separados por la regin
inestable, el PUT no puede estar en estado inestable? Describa que es lo que
pasa.
R: El PUT pasar a los estados estables apagado o encendido.
Conclusin:
El PUT es un semiconductor de cuatro capas y tres terminales diseado para
remplazar al transistor uniunin (UJT). Es de cuatro capas similar al SCR, sin
embargo, la compuerta es con respecto al nodo, en vez del ctodo. Con esta
investigacin concluimos que conocer el funcionamiento del put y su utilizacin
nos ser de gran ayuda para nuestra formacin profesional y as el da de
maana poder aplicarlo.
El PUT es utilizado tambin como oscilador de relajacin. Si inicialmente el
condensador est descargado la tensin Vak ser igual a cero. A medida que
transcurre el tiempo ste adquiere carga. Cuando se alcanza el nivel Vp de
disparo, el PUT entra en conduccin y se establece una corriente Ip. Luego,
Vak tiende a cero y la corriente aumenta. A partir de este instante el
condensador empieza a descargarse y la tensin Vgk cae prcticamente a
cero. Cuando la tensin en bornes del condensador sea prcticamente cero, el
dispositivo se abre y se regresa a las condiciones inciales.