Location via proxy:   [ UP ]  
[Report a bug]   [Manage cookies]                
Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 22 vistas

    6° Practica - Lab - ELECDIG I

    Cargado por

    LC Lyon
    Sistemas Digitales

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    6° Practica - Lab - ELECDIG I

    Cargado por

    LC Lyon
    22 vistas1 página
    Sistemas Digitales

    Título original

    6° Practica_Lab_ELECDIG I

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Sistemas Digitales

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    22 vistas1 página

    6° Practica - Lab - ELECDIG I

    Cargado por

    LC Lyon
    Sistemas Digitales

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    Está en la página 1de 1

    Electrnica Digital I UPAO 2017-10

    6 PRACTICA DE LABORATORIO

    INSTRUCCIONES: A continuacin se le presenta una serie de preguntas, lea


    cuidadosamente, y desarrolle segn lo solicitado en cada una de ellas.

    1. Si a un flip-flop (biestable) D del tipo 7474 se le introducen las seales del cronograma de
    la siguiente figura:

    Dibujar las seales que se obtienen en su salida Q.

    2. Obtener las seales que se producen en las salidas del circuito de la siguiente figura,
    cuando se introduce en su entrada una onda cuadrada de frecuencia constante.

    3. Construir, mediante biestables D tipo latch, un registro de entrada paralelo, salida paralelo
    para almacenar una palabra binaria de 8 bits.

    4. Disear un registro de desplazamiento hacia la derecha de 8 bits en la que entrada de


    informacion se realice en serie y la salida en paralelo. Se emplearan biestables D sincronos
    activados por flanco de bajada, siendo, sin embargo, el registro gobernado por los flancos
    de subida de la seal de reloj. El circuito dispondra asimismo de una entrada de borrado

    MR activa a nivel bajo.

    5. Disear un contador asincrono que cuente ciclicamente de 0 a 9 (del 9 pasa al 0). Para la
    construccion del circuito se dispone de flip-flop J-K sincronos que se activan con el flanco
    de bajada de la seal de reloj. Estos dispositivos disponen de una entrada de borrado, CLR
    (clear), analoga a la de los biestables del contador 7493, cuyo nivel activo es el 0.

    Ingeniera Electrnica Pgina 1

    También podría gustarte