Proyecto Final SUMADOR BCD
Proyecto Final SUMADOR BCD
Proyecto Final SUMADOR BCD
CDIGO: 13190138
2017
0
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
1. OBJETIVOS:
a. Objetivo General:
b. Objetivos Especificos:
3. MATERIALES:
PC
Proteus 8
Multmetro digital
Protoboards
Fuente regulada de voltaje
Cables jumper
Resistencias
Displays
Dip switch
1
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
Circuitos integrados:
74LS47 (Decodificador)
74LS83 (Sumador)
74LS32 (Compuerta OR)
74LS08 (Compuerta AND)
Sumador 74LS83
2
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
CI 74LS32
CI 74LS08
Este circuito integrado contiene puertas lgicas AND.
3
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
Display de 7 segmentos
Dip Switch
4
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
5. MARCO TEORICO:
Sistema binario
Sistema BCD
(BCD) o Decimal codificado en binario es un estndar para representar
nmeros decimales en el sistema binario, en donde cada dgito decimal
es codificado con una secuencia de 4 bits.
5
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
Suma en BCD:
- Paso 1.
Sumar los dos nmeros BCD utilizando las reglas de la suma binaria
vistas anteriormente.
- Paso 2.
Si una suma de 4 bits es igual o menor que 9, es un nmero BCD vlido.
- Paso 3.
Si una suma de 4 bits es mayor que 9, o si genera un acarreo en el grupo
de 4 bits, el resultado no es vlido. En este caso, se suma 6 (0110) al
grupo de 4 bits para saltar as los seis estados no vlidos y pasar al
cdigo 8421. Si se genera un acarreo al sumar 6, ste se suma al grupo
de 4 bits siguiente.
6
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
7
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
F
C4 S2 S3 S4
0
0 0 0 0
1
0 0 0 1
0
0 0 1 0
1
0 0 1 1
0
0 1 0 0
1
0 1 0 1
0
0 1 1 0
1
0 1 1 1
0
1 0 0 0
1
1 0 0 1
1
1 0 1 0
1
1 0 1 1
1
1 1 0 0
1
1 1 0 1
1
1 1 1 0
1 1
1 1 1
8
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
Mapa de karnaugh:
00 01 11 10
00 0 0 1 1
01 0 1 1 1
11 1 1 1 1
10 0 0 1 1
F = S2S4+S3S4+C4
9
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
7. SIMLUACION:
10
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
SIMULACIN: El valor 0000 se tendr cuando los switch estn ubicados en la parte
superior
11
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
12
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA
8. CONCLUSIONES:
9. BIBLIOGRAFA
http://www.taringa.net/post/ciencia-educacion/17504060/Sumador-
Restador-de-2-numeros-en-BCD.html
http://streaming.i2basque.es:8080/varios/fundamentos-de-sistemas-
digitales-floyd-9ed.pdf.
13