I.

OBJETIVOS
 Conocer el funcionamiento de cada componente que conforman el proyecto.
 Hacer uso correcto de los componentes tales como circuitos integrado, dipswitch, display, etc.
 Hacer uso de los conocimientos adquiridos durante las clases de circuitos digitales, tanto en teoría
como en laboratorio.
 Extender el conocimiento para ampliar el producto para números de más bits.

II. MATERIALES
NOMBRE IMAGEN NOMBRE IMAGEN

Dipswitch Resistenci
a 2.2k Ω

74LS08
Jumpers

74LS83 Protoboard

III. SUMADORES
SUMADOR COMPLETO

Un sumador completo acepta dos bits de entrada y un acarreo de entrada, y genera una salidad de suma y
un acarreo de salida.
Símbolo lógico del sumador completo:

Lógica del sumador completo. El sumador completo tiene que sumar dos bits de entrada y un acarreo de
entrada.
Para un semi-sumador sabemos que la suma de los bits de entrada A y B es la operación OR-exclusiva de
esas dos variables. Para sumar el acarreo de entrada (Cin) a los bits de entrada, hay que aplicar de nuevo la
operación OR-exclusiva, obteniéndose la siguiente ecuación para la salida del sumador completo:
Ecuación: ⅀ = (𝐴 ⊕ 𝐵) ⊕ 𝐶𝑖𝑛

El acarreo de salida del sumador completo se obtiene por tanto del producto lógico (AND) de la entrada A y
B, y del producto lógico de A⊕B y Cin. Después se aplica la operación OR a estos dos términos,
formándose la ecuación siguiente para el acarreo de salida:
Ecuación: 𝐶𝑜𝑢𝑡 = 𝐴𝐵 + (𝐴 ⊕ 𝐵)𝐶𝑖𝑛

Circuito lógico de un sumador completo

A B Cin Cout ∑
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Tabla de verdad de un sumador completo
 SUMADORES BINARIOS EN PARALELO

Para sumar dos números binarios, se necesita un sumador completo por cada bit que tengan los números que
se quieren sumar. Así, para números de dos bits se necesitan dos sumadores, para números de cuatro bits
hacen falta cuatro sumadores, y así sucesivamente. La salida de acarreo de cada sumador se conecta a la
entrada de acarreo del sumador de orden inmediatamente superior, como se muestra en la Figura siguiente
para un sumador de 2 bits.

En la Figura los bits menos significativos (LSB) de los dos números se representan como A1 y B1. Los
siguientes bits de orden superior se representan como A2 y B2. Los tres bits de suma son Σ1, Σ2 y Σ3.
Observe que el acarreo de salida del sumador completo de más a la izquierda se convierte en el bit más
significativo (MSB) en la suma Σ3.

SUMADORES EN PARALELO DE 4 BITS

Un grupo de cuatro bits se denomina nibble. Un sumador básico en paralelo de 4 bits se implementa
mediante cuatro sumadores completos, como se muestra en la Figura. De nuevo, los bits menos
significativos (A1 y B1) de cada número que se suma, se introducen en el sumador completo que está más a
la derecha; los bits de orden más alto se introducen sucesivamente en los siguientes sumadores, aplicando
los bits más significativos de cada número (A4 y B4) al sumador que está más a la izquierda. La salida de
acarreo de cada sumador se conecta a la entrada de acarreo del siguiente sumador de orden superior. Estos
acarreos se denominan acarreos internos.

Figura de un sumador de 4 bits

SIMBOLO LOGICO:

TABLA DE VERDAD:

Cn-1 An Bn ∑n Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

IV. SUMADOR 74LS83

DESCRIPCIÓN

Circuito Integrado. TTL 74LS83, sumador binario de 4-Bit donde las sumas (Σ) se proporcionan para cada
bit y el acarreo resultante (C4) se obtiene a partir del cuarto bit. Estos agregadores cuentan con una mirada
interna completa a través de los cuatro Bits. Cuenta con una implementación de ripple-carry. La lógica del
sumador, incluido el carry, se implementa en su forma verdadera, lo que significa que el logrado sin
necesidad de inversión lógica o de nivel.

DESCRIPCIÓN

 FAMILIA: LS
 TIPO LÓGICA DEL CIRCUITO: SUMADOR
 TENSIÓN DE ALIMENTACIÓN MINIMA: 4.75 V
 TENSION DE ALIMENTACIÓN MÁXIMA: 5.25 V
 TEMPERATURA DE TRABAJO MÁXIMA: 70° C
 ENCAPSULADO: DIP
 PINES: 16
SUSTITUTOS

 NTE7483
 NTE74LS83

PIN OUT

V. FUNCIONAMIENTO DEL MULTIPLICADOR DE 3 BITS

MULTIPLICACIÓN DE NÚMEROS BINARIOS NATURALES
Se realiza de la misma forma que la multiplicación de números decimales, por ejemplo, tenemos la
siguiente multiplicación para números binarios sin signos:

Los pasos que se siguen en el proceso son exactamente los mismos que en la multiplicación decimal.
La mayoría de equipos digitales solo puede sumar dos números binarios a la vez. Por ello, los productos
parciales que se forman durante la multiplicación no pueden sumarse todos juntos al mismo tiempo,
sino que se suman de dos en dos; es decir, el primero suma al segundo, después el resultado se suma
al tercero y así sucesivamente, este proceso se ilustra en ejemplo:
Para multiplicar dos números de 3 bits. Se tendrá dos entradas A y B, que podrán tomar los valores del 0 al 7.
Una multiplicación de dos números de 3 bits es como se muestra a continuación:

Las compuertas AND se usarán para realizar la operación de multiplicación de cada uno de los términos.
Luego se usarán sumadores de 4 bits 74LS83 para realizar sumas en paralelo y obtener el resultado. Como se
dijo anteriormente, para llegar a la respuesta, se hace suma de los productos parciales e ir sumando con los
productos siguientes
B2 B1 B0 *
A2 A1 A0 PRODUCTO
P2 P1 P0 DE LOS DOS
NUMEROS
P5 P4 P3
DE 3 BITS
P8 P7 P6
M5 M4 M3 M2 M1 M0

0 P2 P1 + 1ERASUMA DE
P5 P4 P3 PRODUCTOS
S3 S2 S1 S0 PARCIALES

2DASUMAD DE
S3 S2 S1 S0 + PRODUCTOS
P8 P7 P6 PARCIALES CON
M5 M4 M3 M2 S0=M1 LOS QUE
OBTENEMOS EL
RESULTADO

 Se hace la suma de dos en dos (sumas parciales) debido a que no hay integrados que sumen tres
números. En donde, M0 es el bit menos significativo y el bit M5 es el bit es más significativo.
 Observamos que hay 9 compuertas AND debido a que existirán 9 combinaciones, de las cuales, las
salidas irán a los sumadores.
 Los sumadores son de 4 bits, y unos de los pines se manda a tierra, ya que nuestro proyecto es de un
multiplicador de 3 bits.
 Y así, conectamos las salidas correspondientes a LED`s con sus respectivas resistencias.
VI. ESQUEMÁTICO

VII. SIMULACIÓN DEL MULTIPLICADOR

En la simulación, observamos que se están multiplicando los bits 111 y 111, de este modo obtenemos
el bit 110001
VIII. CONCLUSIONES Y SUGERENCIAS
 A medida queramos multiplicar dos números de mayor número de bits, la cantidad de compuertas
NAND también se incrementará. Por ejemplo, si queremos multiplicar 2 números de 2 bits,
necesitamos 4 compuertas AND y 1 sumador; si multiplicamos 2 números de 3 bits, necesitaremos 9
compuertas NAND y 2 sumadores; si queremos multiplicar 2 números de 4 bits, necesitaremos 16
compuertas NAND y 3 sumadores y así sucesivamente.
 Como la mayoría de C.I funcionan a 5V, esta es la fuente que usaremos para nuestro proyecto.
 El proyecto consta de dos partes: una parte que hace la multiplicación, en este caso, el resultado que
obtenemos de los sumadores y NAND saldrán en binario natural, entonces, para poder leer los
resultados con un display de 7 segmentos, necesitamos la segunda parte del circuito que se encarga de
convertir de código binario a código BCD, con lo cual, podemos utilizar displays para mostrar los
resultados de la multiplicación que se desea.
 Si deseamos un mayor orden al momento de hacer el montaje del proyecto en Protoboard, se sugiere
revisar la conductividad de cada pin del mismo, ya que una falla hará que el circuito simplemente no
funcione.
 Revisar si los C.I están bien conectados al Protoboard para evitar errores.
 Al momento de realizar las conexiones con jumpers, se sugiere hacerlo con la mayor precisión posible,
así evitamos esfuerzos innecesarios.
 Verificar el tipo de display que se use, ya que existen de ánodo común o de cátodo común, y se usa el
deseado según el codificador; se podría utilizar cualquiera de las dos, pero para ahorrar hacer muchos
pasos y espacios en Protoboard optamos por realizarlo con un solo tipo de decodificador y display.

IX. ¿QUÉ HACER SI QUIERO OBSERVAR MI SALIDA EN UN

DISPLAY?
Lo primero que se pensaría si se quiere la salida en displays, es conectar las salidas del multiplicador
a dos decodificadores, los primeros 4 bits a un decodificador y los dos bits restantes a otros.
En el primer decodificador estarían los 4 bits menos significativos del multiplicador y en el segundo
solos los dos primeros bits, es decir, los menos significativos se conectan a los dos bits más
significativos de la salida del multiplicador, los otros dos van a tierra, ya que no hay más bits para
conectar.
Pero pensar en hacer esto es un error. Imagínese que se requiere la multiplicaciones máxima 7x7, el
resultado es 49 que deberías visualizarse en los display, pero en el segundo decodificador donde están
los bits más significativos de la multiplicación solo se conectan a los bits de menor significancia del
deco, por lo tanto el máximo número que mostrará el display será el 3.
Esto sucede ya que la salida del multiplicador está en binario natural y el decodificador del display
funciona con entradas en BCD. Pero, ¿qué debo hacer ahora? La solución es implementar un circuito
convertidor de binario natural de 6 bits a BCD.

X. CARACTERÍSTICAS DE LOS C.I: 74LS85 Y 74LS48

(DATASHEET)

74LS85

Descripción
Circuito Integrado TTL 74LS85, comparador de magnitud de 4-Bits que realiza comparación de
códigos binarios rectos y códigos BCD (8-4-2-1).
Se toman tres decisiones completamente descodificadas sobre dos palabras de 4 bits (A, B) y están
disponibles externamente en tres salidas. Este dispositivo es totalmente expandible a cualquier
cantidad de bits sin puertas externas. Las palabras de mayor longitud se pueden comparar conectando
comparadores en cascada. Las salidas A> B, A <B y A = B de una etapa que maneja bits menos
significativos se conectan a las correspondientes A> B, A <B y A = B entradas de la etapa siguiente
que manejan bits más significativos. La etapa que maneja los bits menos significativos debe tener un
voltaje de alto nivel aplicado a la entrada A = B. Las rutas en cascada del S85 se implementan con solo
un retardo de dos puertas para reducir los tiempos generales de comparación para palabras largas. Un
método alternativo de conexión en cascada que reduce aún más el tiempo de comparación se muestra
en los datos de aplicación típicos.
Aplicaciones: Industrial

Especificaciones
 Familia: LS
 Tipo de comparador: Magnitud
 Número de canales: 4
 Número de puntas: 4 bits
 Tensión de alimentación mínima: 4.75 V
 Tensión de alimentación máxima: 5.25 V
 Temperatura de trabajo mínima: 0°C
 Temperatura de trabajo máxima: 70°C
 Encapsulado: DIP
 16 pines
 Modelo:60K6894

Sustituto
NTE7485, NTE74LS85, NTE74S85

Disposición de pines
Datasheet

Para mayor información ingresar, al siguiente link:

http://pdf1.alldatasheet.com/datasheet-pdf/view/51093/FAIRCHILD/74LS85.html

74LS47
Descripción
El 74LS47N es un decodificador/controlador de BCD a siete segmentos con salidas de activación
en bajo, diseñadas para la conducción directa de indicadores incandescentes o LEDs de ánodo
común. El circuito puede impulsar bujías de lámpara o LEDs de cátodo común. Todos los
circuitos, excepto el LS49, tienen controles de entrada/salida de supresión de cresta completa y
una entrada para prueba de lámpara. Los patrones de visualización para los contadores de entrada
BCD superiores a 9 son símbolos únicos para autenticar las condiciones de entrada. Sus circuitos
incorporan control de puesta a cero de flanco positivo o negativo automático (RBI\ y RBO\). La
 prueba de lámpara (LT/) de estos tipos se puede realizar en cualquier momento cuando el nodo
BI\/RBO\ está en nivel alto. Todos los tipos (incluyendo el '49 y el 'LS49) contienen una entrada
de borrado (BI\) que puede ser utilizada para controlar la intensidad de la lámpara pulsando o
inhibiendo las salidas.
 Salida de colector abierto
 Ánodo común
 Las salidas de colector abierto conducen directamente los indicadores
 Provisto con prueba de lámpara
 Puesta a cero con flanco positivo/negativo
 Todos los tipos de circuitos incluyen la capacidad de modulación de intensidad de la lámpara
 Supresión de cero / arrastre de cero
 Todos los tipos de circuitos cuentan con capacidad de modulación de intensidad de lámpara
 Conduce un LED ánodo común mediante indicadores incandescentes
 Disposición de la prueba de la lámpara
 Líder / Supresión cero final
 Todos los tipos de circuitos de características lámpara capacidad de modulación de intensidad
 Salida de Colector Abierto
 Aplicaciones: Procesado de Señal, Defensa, Militar y Aeroespacial

Especificaciones
 Familia: LS
 Tipo de lógica del circuito: Decodificador y controlador
 Número de salidas: 7
 Tensión de alimentación mínima: 4.75 V
 Tensión de alimentación máxima: 5.25 V
 Corriente: 24 mA
 Temperatura de operación mínima: 0°C
 Temperatura de operación máxima: 70°C
 Encapsulado: DIP
 16 pines

Sustituto
NTE7447, NTE74LS47

Disposición de pines
Datasheet

Para mayor información, ingresar al siguiente link:

http://pdf1.alldatasheet.com/datasheet-pdf/view/5727/MOTOROLA/74LS48.html
 XI. ESQUEMÁTICO DE LA CODIFICACIÓN A BCD

BIBLIOGRAFÍA
[1] http://homepage.cem.itesm.mx/garcia.andres/PDF201411/Multiplicador%20Digital.pdf
[2] https://wilaebaelectronica.blogspot.com/2017/07/multiplicador-de-dos-numeros-de-3-bits.html
[3] https://www.carrod.mx/products/ci-ttl-comparador-de-magnitud-4-bits-74ls85
[4] Fundamentos de sistemas digitales – Floyd
[5] https://wilaebaelectronica.blogspot.com/2017/07/decodificador-binario-a-bcd-de-6-bits.html
[6] https://www.carrod.mx/products/ci-ttl-sumador-binario-completo-4-bits-con-transporte-rapido-
74ls83