PRÁCTICA No.

TRABAJO PREPARATORIO

TEMA: OPERACIONES ARITMÉTICAS BINARIAS

OBJETIVOS:

Familiarizar al estudiante con la utilización y funcionamiento de circuitos lógicos

combinacionales que realizan operaciones aritméticas binarias.

CUESTIONARIO

a. Consultar las características, tabla de función y distribución de pines de los

circuitos integrados: 7480, 7482, 7483, 74183, 74283

7480
Este sumador completo de bit simple, alta velocidad con compuertas de entrada complementarias y
salidas suma y suma complementaria y con salida de carry invertida, está diseñada para
aplicaciones de: media y alta velocidad, bit múltiple y paralelo-aditivo/carry serie.
Este circuito utiliza lógica de diodo transistor (DTL) para las compuertas de entrada, y lógica TTL
de alta velocidad para las saludas de suma y carry.
Suministro de voltaje, Vcc: 7 V
Voltaje de entrada: 5.5 V
Rango de temperatura de operación en aire libre: 0º a 70ºC
Rango de temperatura para almacenamiento: -65ºC a 150ºC
Condiciones de operación recomendadas:

SN7480
Min Nom Unidades
Máx
4.75 5
Vcc V
5.25
Σ óΣ ’ -400
Corriente máxima de salida en alto Cn’+1 -200 μA
A* ó B* -120
Corriente máxima de salida en Σ óΣ ’ 16
Cn’+1 8 mA
bajo A* ó B* 4.8
Temperatura de operación en aire libre 0 70 ºC
 7482
Este sumador completo realiza la suma de dos números binarios de dos bits cada uno. Las salidas de
suma (Σ ) están provistas por cada bit, y el carry resultante (C2) es obtenido del segundo bit. Está
diseñado para aplicaciones de: media y alta velocidad, bit múltiple y paralelo-aditivo/carry-serie.

7483
Estos mejorados sumadores completos realizan la suma de dos números binarios de 4 bits. Las
salidas de suma (Σ ) están provistas por cada bit, y el carry resultante (C4) es obtenido del segundo
bit. Este circuito genera una repuesta en un tiempo típico de diez nanosegundos.
Diseñado para aplicaciones de mediana velocidad, el circuito utiliza tecnología TTL.
Suministro de voltaje, Vcc: 7 V
Voltaje de entrada: ’83A = 5.5 V
‘LS83A = 7 V
Rango de temperatura de operación en aire libre: 0º a 70ºC
Rango de temperatura para almacenamiento: -65ºC a 150ºC
 74183
Este doble sumador completo se caracteriza por tener una salida de carry individual desde cada bit
para usar en múltiple entrada, en técnicas de almacenamiento de carry para producir las salidas
verdaderas de carry y de suma con no más de dos retardos de compuerta. Estos circuitos utilizan
lógica de transistor a transistor de alta velocidad. Las series 74 y 74LS están hechas para operar en
temperaturas desde los 0 a los 70ºC.

74283
Los sumadores ‘283 y LS283 son eléctricamente y funcionalmente idénticos al ’83 y ‘LS83A
respectivamente, solo la distribución de pines ha sido cambiada. Así mismo son integrados que
suman dos números binarios de 4 bits y generan una respuesta típicamente en 10 nano segundos.
 b. Consultar las características, tabla de función y distribución de pines de los
circuitos integrados: 74181, 74381 y 74382

74181
Es una unidad lógica aritmética o ALU generadora de funciones que tiene una complejidad de 75
compuertas equivalentes en un chip monolítico. Este circuito realiza 16 operaciones aritméticas
binarias con dos palabras de 4 bits, como se ve en las tablas 1 y 2. Estas operaciones son
seleccionadas mediante las cuatro líneas de selección (S1, S2, S3 y S4) e incluye suma, resta,
decremento y transferencia exacta.
 74381
Este circuito es una ALU/generador de funciones pero con tecnología Schottky TTL. El circuito
efectúa ocho operaciones aritmético/lógicas con dos palabras de 4 bits, como se muestra en la tabla
de funcionamiento. Estas operaciones son seleccionadas con las tres líneas de selección de función
(S0, S1 y S2).

c. Construya un sumador de cuatro bits utilizando un semisumador y tres

sumadores completos en base a compuertas.

Tabla de verdad:
Semisumador 1era etapa Sumador 2da etapa

1era ETAPA 2da ETAPA

B A S C C B A S C
0 0 0 0 0 1 1 1 1
0 0 0 0 0 0 0 0 0
0 1 1 0 0 0 1 1 0
1 0 1 0 0 1 0 1 0
1 1 0 1 0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Sumador 3era etapa

Sumador 4ta etapa

3era ETAPA 4ta ETAPA

C B A S C C B A S C
1 2 2 2 2 2 3 3 3 3
0 0 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 1 1 0
0 1 0 1 0 0 1 0 1 0
0 1 1 0 1 0 1 1 0 1
1 0 0 1 0 1 0 0 1 0
1 0 1 0 1 1 0 1 0 1
1 1 0 0 1 1 1 0 0 1
1 1 1 1 1 1 1 1 1 1
Circuito diseñado:
S0
1
3
2 ?
7486

C0
0 1
3
2

7408

0
A
1
3
2 S1
1
7486 3
2 ?
0 B
1 7486 C1
3 1
2 C 3
1 2
7408 3
0 2 7432

D 7408
1
3
2

0 7486 S2
1
3
F 2 ?
1
3 7486 C2
0 2 1
E 3
7408 1 2
3
2 7432

G 7408
0 1
3
2
S3
7486 1
0 3
2 ?
H
1 7486 C3
3 1
2 3
I 2
?
7408 1
3 7432
2

7408

d. Diseñe un circuito sumador paralelo de acarreo anticipado de un solo bit

utilizando compuertas lógicas (A-O-N).
e. Usando semisumadores binarios de 4 bits y los módulos que se consideren
necesarios, diseñe un sumador de dígitos decimales en código BCD. Este
sumador aceptara como entrada 9 bits que representaran 2 dígitos de BCD más
un acarreo de la etapa anterior. Generara como salida 5 bits que corresponden
a un digito BCD mas un acarreo a la etapa siguiente. Use el circuito integrado
7483 consultando en el numeral 1.

f. Diseñar un circuito sumador restador de 2 números de 4 bits en complemento a

1. Utilice el circuito integrado 7481.
BIBLIOGRAFÍA

• Sistemas Digitales. Ing. Carlos Novillo. Págs. 2-30

• http://www.sitea.net/cursos/demos/cursos/0003/1.htm
• http://html.rincondelvago.com/circuitos-digitales_algebra-de-boole.html