1

Laboratorio

INTRODUCCIÓN A LOS
CIRCUITOS DIGITALES
SOLUCIÓN DEL PRE - INFORME.

a) FUNCIONAMIENTO Y CARACTERÍSTICAS DE COMPUERTAS

TÓTEM-POLE, BUFFER, OPEN COLECTOR, ADAPTADORES DE
NIVEL, SCHMITT TRIGGER, TRI-STATE (3 ESTADOS).

Explique detalladamente el funcionamiento la estructura y

construcción de ciertos dispositivos que consiguen algunas
funciones lógicas con algunas características y particularidades un
tanto especiales, que se hacen imprescindibles en múltiples
ocasiones. Dibuje los circuitos y explique el funcionamiento para
algunas compuertas de estas familias:

- Tótem-pole
- Buffer
- Open colector
- Adaptadores de nivel
- Schmitt trigger
- Tri-state (3 estados)
Respuesta:
 Tótem-pole
Mediante el transistor T2 se consigue que cuando un transistor conduce (T4) el
otro (T3) esté abierto.
De esta manera se consigue obtener un “1” de salida, pero con la ventaja de
que, aunque pasa corriente por T4 como su caída de tensión es en teoría 0V
su disipación de potencia es 0 mW y la potencia disipada por R4 es baja ya
que en la otra posición T2 consigue que cuando T3 conduzca, T4 está abierto,
provocando que la intensidad (corriente) por T4 = 0 mA y por lo tanto la
potencia disipada sea 0 mW.

Página 1 de Laboratorio I
 Como T3 conduce su VCE=0 y por lo tanto la potencia disipada Como se
puede apreciar en los dos casos la potencia disipada es muy baja, permitiendo
ello altos niveles de integración.

 Buffer
Las compuertas buffer o separadores son esencialmente compuertas con una
alta capacidad de corriente de salida. Estas características les permite manejar
directamente LED’s, relevadores de estado sólido, relevadores
electromecánicos y otras cargas que no pueden ser impulsadas directamente
por compuertas comunes.

Los buffers se utilizan principalmente como amplificadores de corriente. Un

buffer a la salida de un circuito integrado digital aumenta su fan-out, es decir, la
máxima corriente de salida que este puede suministrar.

Existen básicamente dos clases de buffers: inversores y no inversores.

-Desde el punto de vista lógico, los buffers inversores operan como inversores
convencionales.
-Los buffers no inversores entregan el mismo nivel lógico que reciben.

Un buffer se puede conectar a una carga de dos formas: como disipador de

corriente (modo sink) o como fuente de corriente (modo source). En el modo
sink la carga se conecta entre la salida y el positivo de la fuente; y en el modo
source la carga se conecta entre la salida y tierra

Página 2 de Laboratorio I
 Open colector
La configuración es exactamente igual a la de “Resistencia de colector”, solamente
que dicha resistencia no está integrada en el circuito si no que es la propia carga.
La principal utilización es el gobierno directo de cargas que precisan unas
tensiones o corrientes superiores a los niveles de la familia. Por otro lado permiten
la realización de puertas AND por conexión con solo unir en paralelo las salidas de
varios circuitos integrados.

 Adaptadores de nivel
Un adaptador de nivel (level shifter) es un componente que permite convertir
señales lógicas de distintos niveles de tensión.

Para poder conectar dispositivos digitales de distintas tensiones nominales es

necesario adaptar los niveles de tensión. De lo contrario lo más probable es que
nuestro montaje no funcione, e incluso que dañemos algún dispositivo.

Existen muchas formas de hacer la adaptación de niveles de tensión. Desde

soluciones sencillas, como usar un divisor de tensión, a integrados específicos
que permiten altas velocidades de conmutación en ambas direcciones.

 Schmitt trigger
Las compuertas Schmitt Trigger son dispositivos que se utilizan para convertir
señales imperfectas, lentas o con ruido en señales digitales bien definidas,
rápidas y sin ruido. Realizan las mismas funciones lógicas de las compuertas
comunes, pero poseen ciertas características distintivas especiales.
Sus características las hacen muy útiles en numerosas aplicaciones donde se
presentan problemas con señales mal definidas, distorsionadas o ruidosas.

Las compuertas operan como compuertas comunes, pero se caracterizan por

poseer una propiedad llamada histéresis que las hace inmunes al ruido y les
permite trabajar con señales digitales no ideales. Una compuerta Schmitt-trigger
entrega siempre una onda cuadrada a la salida, sin importar la forma de onda
de la señal de entrada.

Página 3 de Laboratorio I
 La característica de histéresis significa que los dispositivos Schmitt-trigger solo
responden cuando los voltajes aplicados a sus entradas superan unos valores
límites preestablecidos, llamados umbrales.

 Tri-state (3 estados)

La configuración es similar a la Totem-pole, pero se le añade un transistor T5 que

es gobernado por la patilla de inhibición, de forma que introduciendo un “1” se le
hace conducir haciendo que su VCE=0. Esto provoca que T1 conduzca y
provoque el corte de T2, que a su vez provoca el corte de T3. Al mismo tiempo la
conducción de T5 provoca el corte de T4.

Página 4 de Laboratorio I
La principal aplicación, como se puede apreciar en la figura, es la construcción de
buses de comunicación en los que cada puerta deposita la información de manera
aleatoria.

b) TIEMPO DE PROPAGACIÓN DE LAS COMPUERTAS LÓGICAS.

Arme el circuito de la figura 1 y verifique el tiempo de propagación

de la señal lógica para los siguientes operadores lógicos: NOT, NOT
(Schmitt trigger), OREX y NAND. Se deberá armar para C.I. de alta
y baja velocidad (ejemplo: 74LSxx y 74HCxx).

Figura 1

Respuesta:
Ante la siguiente señal de entrada:
Se

tiene: Para compuertas Not de diferentes velocidades

Página 5 de Laboratorio I
Obteniendo su diagrama de tiempos

Para compuertas Orex de diferentes velocidades

Obteniendo su diagrama de tiempos

Para compuertas AND de diferentes velocidades

Página 6 de Laboratorio I
Obteniendo su diagrama de tiempos:

c) NIVELES LÓGICOS DE LAS FAMILIAS TTL, CMOS.

Implemente el circuito mostrado en la figura:

Figura 2
Utilice compuertas TTL y CMOS, obtenga los niveles lógicos y compárelos
con los descritos en las hojas técnicas. Haga una explicación teórica de los
niveles lógicos de estas dos familias.

Respuesta:

Página 7 de Laboratorio I
En los circuitos digitales es muy común referiste a las entradas y salidas que estos
tienen como si fueran altos o bajos. (niveles lógicos altos o bajos). A la entrada
alta se le asocia un “1” y a la entrada baja un “0”. Lo mismo sucede con la salidas.

Si estuviéramos trabajando con circuitos integrados TTL que se alimentan con +5

voltios, el “1” se supondría que tiene un voltaje de +5 voltios y el “0” voltios.
Ante la siguiente señal de entrada:

Esto es así en un análisis ideal de los circuitos digitales. En la realidad, estos

valores son diferentes. Los circuitos integrados trabajan con valores de entrada y
salida que varían de acuerdo a la tecnología del circuito integrado.

Ver la tabla anterior, donde se muestran niveles de voltaje para diferentes familias
lógicas y un rango de valores para el cual se acepta un nivel (sea este “0” o “1”).
En las compuertas TTL un nivel lógico de “1”, será interpretado como tal, mientras
el voltaje de la entrada esté entre 2 y 5 Voltios. En la tecnología CMOS un nivel
lógico de “0”, será interpretado como tal, mientras el valor de voltaje de la salida
esté entre 0V. y 1.5V

Simulando para la siguiente entrada:

Para el circuito pedido se obtuvo:

Página 8 de Laboratorio I
Siendo el circuito simulado el siguiente:

d) FAN-IN FAN-OUT.

Investigue las fórmulas básicas para determinar los parámetros de Fan-in y

Fan-out y posteriormente implemente un circuito para determinar los
parámetros de Fan-in/Fan-out (capacidad de excitación y de carga
respectivamente) de las familias TTL y CMOS.
Respuesta

Fan in: Se define como el número máximo de entradas que puede aceptar
una puerta lógica. Si el número de entrada excede, la salida será indefinida
o incorrecta. Es especificado por el fabricante y se proporciona en la hoja de
datos.

Página 9 de Laboratorio I
Fan out: Se define como el número máximo de entradas (carga) que se
pueden conectar a la salida de una puerta sin degradar el funcionamiento
normal. Fan Out se calcula a partir de la cantidad de corriente disponible en
la salida de una compuerta y la cantidad de corriente necesaria en cada
entrada de la compuerta de conexión. Es especificado por el fabricante y se
proporciona en la hoja de datos. Exceder la carga máxima especificada
puede causar un mal funcionamiento debido a que el circuito no podrá
suministrar la energía requerida.

Simulando un posible circuito:

Página 10 de Laboratorio I
e) LEYES DEL ÁLGEBRA DE BOOLE.

Determine la función de salida en forma algebraica y empleando los

teoremas del algebra de Boole simplifique a su mínima expresión.

Respuesta:

F= A∗B∗ ´ D́∗( ( B́+C ) + ( B´ ⨁ D́ ) )∗( A∗

´ B́+ Á∗Ć )
Aplicando la ley de Morgan para la intersección y la definición de OREX
´
F=( Á + B́+ D)∗( ( B́+C )+ ( B∗D+ B́∗ D́ ) )∗( Á + B+ Á∗Ć)
Aplicando la ley asociativa para la unión y la ley de absorción para la unión
´
F=( Á + B́+ D)∗( B́+ C+ B∗D+ B́∗D́ )∗( Á+ B)
Aplicando la ley de absorción para la unión
´
F=( Á + B́+ D)∗( B́+ C+ B∗D )∗( Á +B)
Aplicando la ley de absorción para la unión
´
F=( Á + B́+ D)∗( B́+ C+ D )∗( Á+ B)
Aplicando la ley de Morgan para la intersección
´ D)+ ( B́+C+ ´ ´ B)
F=( Á + B́+ D ) +( Á+
Aplicando la ley de Morgan para la unión
´ B́∗
´ D́ )+ ( B́∗ ´ B́)
´ Ć∗D́ )+( Á∗
F=( Á∗
Aplicando involución
F=( A∗B∗D́ ) + ( B∗Ć∗D́ ) +( A∗B́)
Aplicando la ley distributiva para la intersección
F=( A∗(B∗ D́+ B́) ) + ( B∗Ć∗ D́ )
Aplicando la ley de absorción para la unión
F=( A∗( D́+ B́)) + ( B∗Ć∗ D́ )
Aplicando la ley distributiva para la intersección

Página 11 de Laboratorio I
F=( A∗B́ ) +( A∗D́)+ ( B∗Ć∗D́ )

Simulando el resultado obtenido, se comprueba mediante el diagrama de

tiempos

Página 12 de Laboratorio I
f) IMPLEMENTACIÓN DE FUNCIONES LÓGICAS

Implemente las siguientes funciones Booleanas verificando sus respectivas

tablas de verdad.

a. F=ABD +( B C̄+ ACD+ ABD )( A+D )

Página 13 de Laboratorio I
g) ESQUEMAS (LAY - OUT)

Para los siguientes esquemas obtenga la tabla de verdad y la función que

representa.

Figura 4.a
Respuesta
La función obtenida es:
F= AB´ Ć + Á BC D́+(B́ D́ ( C+ D )+ A B́)

Página 14 de Laboratorio I
 Figura 4.b

Página 15 de Laboratorio I
Respuesta
´
(
F= A ⨁ B́+ ( A ⨁ B́)+ Ć´D́+ Á CD )
´ +( A B́ ⨁ Ć D́)

Página 16 de Laboratorio I
h) PROBLEMAS DE APLICACIÓN LÓGICA.
En la torre de control de un patio de ferrocarril, un controlador debe seleccionar
la ruta de los furgones de carga que entran a una sección del patio,
provenientes de un punto A o B (ver tablero de control). Dependiendo de las
posiciones de los conmutadores S1, S2, S3, S4 y S5, un furgón puede llegar a
cualquiera de los 4 destinos. Diseñar un circuito que permita en base a las
cuatro señales correspondientes a los conmutadores de vías obtener la ruta
destino del tren encendiendo una lámpara de acuerdo a la ruta obtenida y otra
que indique para cuál de los 2 trenes está habilitada la salida.

A B D0 D1 D2 D3
RUTAS DE ENTRADA RUTAS DE SALIDA
Figura 5
0=abajo
1=arriba

Página 17 de Laboratorio I
i) CIRCUITOS CON COMPUERTAS 3-STATE.

Página 18 de Laboratorio I
Implemente las funciones a) y c) del inciso f) con operadores de 3 estados,
utilice las resistencias adecuadas para simular el funcionamiento de compuertas
OR, AND, NAND, NOR, etc.

a. F=ABD +( B C̄+ ACD+ ABD )( A+D )

Página 19 de Laboratorio I
b. F=A C E+B CD+B D E +A B C̄ D E+ ABC E+ Ā B D̄ E

Página 20 de Laboratorio I
 j) CIRCUITOS CON COMPUERTAS OPEN-COLECTOR.

Para las siguientes funciones, implemente con operadores Open-colector.

Calcule los valores de las resistencias correspondientes. Indicar el código de los
CI’s que utilizara, se le sugiere que lo implemente con puras compuertas NAND
utilizando el CI 7403, además de aplicar el concepto de compuerta “wired”.

F 1=¿
F 2=( A + B ) ( A Ć + D ) ( D́+B Ć )
Respuesta:

Se presentan las soluciones aplicando en la última etapa el concepto de compuertas

wired, al sustituir una compuerta AND solo por las conexiones de salida y conectadas
mediante una resistencia a Vcc

F 1=¿

Página 21 de Laboratorio I
F 2=( A + B ) ( A Ć + D ) ( D́+B Ć )

Página 22 de Laboratorio I