UNIVERSIDAD NACIONAL TECNOLOGICA DE LIMA SUR

UNTELS

Carrera: Ingeniería Electrónica y

Telecomunicaciones

Docente: Ortega Galicio Orlando Adrían.

Laboratorio N°4 de Circuitos Digitales II

“CONTADORES ASÍNCRONOS Y SÍNCRONOS”

INTEGRANTES

- Casablanca Quispe Cesar Andrés.

- Saldaña Alejos Samir.
- Martínez Yanqui Jesús Alonso.
- Machaca Condori Denys Yúnior.
- Garrido Calle José Antonio Alexander.
 2020
I. COMPENDIO TEÓRICO

CONTADORES: Un contador es un dispositivo digital que utiliza Flip - Flops

conectados en cascada para contar pulsos. Los contadores se pueden usar para medir
frecuencia, tiempo, temperatura, velocidad, etc. O para contar por ejemplo el número de
objetos que pasan sobre una banda transportadora, etc.

Un contador es un tipo especial de registro que incorpora lógica que permite incrementar
o decrementar su valor y, por tanto, contar de forma ascendente o descendente.

En el diseño de un contador resulta útil tener dos señales de control:

 Una señal de habilitación (enable) que habilite la cuenta cuando este activa.
 Una señal asíncrona de puesta a cero (clear) que permite reiniciar el contador
cuando sea conveniente.

Clasificación de los contadores:

 ASÍNCRONOS:

1
Se llaman así porque los biestables que los forman no comparten la misma señal de reloj,
si no que cada uno de ellos la toma de la salida (Q o Q`) del biestable anterior. También
se denomina contadores de rizado (ripple counters).

 SÍNCRONOS

En ellos todos los biestables comparten el mismo reloj y por lo tanto, los activa a todos de
manera simultánea.

La entrada de reloj al contador se conecta a las entradas de reloj de todos los biestables.

Las entradas de datos (J-K ó T) del biestable de menor peso se conectan a un “1” fijo.

Se precisan puertas adicionales para implementar la lógica que indique cuando deben
cambiar su estado los biestables.

2
 II. RESULTADOS DE LA PRÁCTICA

II.1.-CONTADOR ASINCRONO:

a. Implementar el siguiente circuito contador.

Q2
Q3 0 Q1
1 1
1

1
:A :B U2:A
2

2
15 4 11 9 15 4
Q J Q J Q J
S

S
1 6 1
CLK CLK CLK
14 16 10 12 14 16
Q K Q K Q K
R

R
3

3
7476 7476 7476

U1:A
1
5V R1 3
Switch S1 10k 2
SW1 7400
SW 1
R2 U1:B
10k 4
Switch de Reset 5
6

7400

-Reseteando el contador para llenar la tabla del paso “b”

Q2
Q3 0 Q1
0 0
1

:A :B U2:A
2

15 4 11 9 15 4
S

Q J Q J Q J
1 6 1
CLK CLK CLK
14 16 10 12 14 16
Q K Q K Q K
R

R
3

7476 7476 7476

U1:A
1
5V R1 3
Switch S1 10k 2
SW1 7400
SW 1
R2 U1:B
10k 4
Switch de Reset 5
6

7400

3
b. Resetee el contador, use indicadores lógicos adecuados en las salidas de los
Flip-Flops y usando el switch S1 llene la siguiente tabla de funciones del contador.

SALIDAS
N° PULSOS DE
CLOCK DE
ENTRADAS Q3 Q2 Q1

0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
9 0 0 1
10 0 1 0

c. En el circuito de la figura anterior retire el Circuito Antirrebote y en su lugar aplica

señal desde el generador de funciones. Use el Osciloscopio y grafique la señal del reloj y
las salidas respectivas.

4
Conclusiones

Se pudo comprobar experimentalmente el funcionamiento de un contador asíncrono, el

cual se caracteriza por no usar un clock en su señal de entrada, sino mediante pulsos. Con

ello se llenó la tabla del paso “b”, que se obtenía mediante el número de pulsos que se le

aplicaba al switch 1, asimismo se comprobó la tabla lógica del contador asíncrono, de

salidas Q1, Q2, Q3. Finalmente, para el paso “c”, se observó en el osciloscopio, el

comportamiento de las señales de salida, a partir de una señal de reloj en la entrada del

primer flip - flop, Q1 tiene dependencia de la señal de reloj, Q2 depende de Q1 y Q3

depende de Q2, debido a que la señal de salida del primer flip flop se comporta como la

señal de entrada del siguiente flip - flop y así sucesivamente. Para cada flanco de bajada

de la señal independiente, la señal dependiente cambia a su estado complementario, esto

debido a la tabla lógica del flip - flop j-k, todos los resultados mencionados se visualiza

en las gráficas del osciloscopio.

5
II.2.-CONTADOR ASINCRONO ASCENDENTE / DESCENDENTE

a. Arme el circuito que se muestra en la página posterior.

b. Verifique el funcionamiento para

X Y MODO
0 0 Qc y Q8= estados anteriores y QA oscila
0 1 CUENTA ASCENDENTE
1 0 CUENTA DESCENDENTE
1 1 Qc y Qa son estados anteriores y Qa oscila

Tabla de funcionamiento

Circuito simulado en Proteus

6
Se implementa el decodificador 7447 y un display de 7 segmentos para hacer el analisis
más practico.

Primera Caso: X=0 y Y=0.

7
Con las capturas de la simulacion se verifica el funcionamiento del primer caso y se
confirma que Qc y Qb se mantienen en los estados anteriores y Qa se mantiene
oscililante.

Segundo Caso : X=0 y Y=1.1.

8
Se observa el segundo caso X=0 y Y=1 y se verifica que el funcionamiento es el indicado
en la tabla, ósea cuenta en forma ascendente, que es lo que se observa en las imágenes
capturadas en la simulación.

Tercer Caso: X=1 y Y=0.

9
Se observa el tercer caso X=1 y Y=0 y se verifica que el funcionamiento es el indicado en
la tabla, ósea cuenta en forma descendente, que es lo que se observa en las imágenes
capturadas en la simulación realizada en el software proteus.

10
CuartoCaso: X=1 y Y=1

A partir de las capturas se verifica el cuarto caso X=1 y Y=1, se observa que las salidas
Qc y Qb se mantienen en su estado anterior en cambio la salida Qa se mantiene
oscilando, tal como lo indica la tabla de funcionamiento.

11
NOTA:
Se observa que el circuito es un contador asincrono ya que la entrada de clock solo esta

conectada a un Flip-Flop, y no a todos los clock de los F-Flops como lo estan los

contadores sincronos.

Tambien se observa que las entradas del clock de cada uno de los Flip-Flops son

activadas por un flanco de bajada ya que en la entrada de cada clock se nota un bolita que

indica negacion, es por ello que el flanco de bajada es el que provoca cada cambio de

estado.

Ello se muestra en esta imagen:

Señal del CLOCK: CH B

12
Señal de salida(Qa): CH A

13
Diagrama de tiempo para el primer caso y para el cuarto caso.

Diagrama de tiempo para el segundo caso y para el tercer caso.

14
Señal del CLOCK: CH A Señal de salida(Qb): CH C

Señal de salida(Qa): CH B Señal de salida(Qc): CH D

II.3.-CONTADOR SINCRONO CON CIRCUITO INTEGRADO

a. Monte el siguiente circuito.

15
b. Analice el funcionamiento del circuito.

c. Escriba sus conclusiones y observaciones.

16
 III. OBSERVACIONES

Como observación principal mostramos que dichos contadores se distinguen uno del otro
en que en el Contador Síncrono, los flip-flops cambian de estado al mismo tiempo
mientras que en el Contador asíncrono no se da de esa manera.

 En el contador síncrono cabe mencionar que este contador va a ir de 0 a 15, ya

que si realizamos la operación 24 = 16, por lo que el contador va a adquirir 16
combinaciones distintas en cada pulso. Si fuera necesario interrumpir el
funcionamiento (resetearlo) para ellos los flip-flops tienen sus entradas inferiores.
 En el contador asíncrono es más sencillo ya que no presenta las operaciones con
salidas de flip-flop, la diferencia es que los últimos flip-flops en un caso J-K está
compuesto por los impulsos positivos y la entrada del reloj en este caso tiene el
valor de la salida Q del flip-flop anterior.
 Como último observación sustancial y principal es que los Contadores Síncronos
poseen un reloj interno, mientras que los Contadores Asíncronos no. Como
resultado todos los Flip-Flops en un Contador Síncrono son accionados
simultáneamente por un simple pulso de reloj común.

IV. CONCLUSIONES

1.-Contador Asíncrono

Una vez finalizado la simulación del primer circuito asignado, podemos concluir lo
siguiente, se pudo comprobar y verificar de manera correcta las características del
Contador Asíncrono. También pudimos demostrar el comportamiento de las señales de
salida Q1, Q2, Q2 del contador asíncrono en el osciloscopio, cuando se le aplica una
señal de reloj a su entrada.

17
2.-Contador Asíncrono Ascendente / Descendente

Se concluye a partir de la simulación realizada en proteus que lo indicado en la tabla

de funcionamiento es correcto, también se deduce que el circuito al ser un circuito
asíncrono, este presentara un cierto retardo en sus salidas (Qb y Qc).
En adición a esto se menciona el diagrama de tiempos donde se observó que en el
primer caso y en el cuarto caso las salidas Qb y Qc se mantenían en sus estados
anteriores y porque Qa era oscilante. Esto se debe a que hay un arreglo de compuertas
lógicas en cada clock de Qb y Qc que entrega un “1” o “0”. Al ser X y Y iguales las
entradas al clock de Qb y Qc se mantendrán en un mismo nivel (“1” o “0”) por lo que
no habrá flancos de bajada y esto mantendrá las salidas Qb y Qc en su estado anterior,
en cambio en el clock de Qa está la entrada de pulso lo que ocasiona una oscilación en
Qa causada por los flancos de bajada de la señal de pulso.
Por contraparte al ser X e Y diferentes el arreglo de compuertas lógicas permitirá el
conteo ascendente o descendente.

3.-Contador Síncrono con Circuito Integrado

V. BIBLIOGRAFÍA

 http://163.178.104.150/ci1210/leccion10%20registros%20y%20contadores/Contadores
%20Sincronos.htm

 https://personales.unican.es/manzanom/Planantiguo/EDigitalI/CONTG5.pdf

 https://m09arroyo.wordpress.com/2013/04/08/contadores-sincronos-y-asincronos/

18