INFORME Previo 4

UNIVERSIDAD NACIONAL
MAYOR DE SAN MARCOS

(UNIVERSIDAD DEL PERÚ, DECANA DE AMÉRICA)
ESCUELA ACADEMICA PROFESIONAL: ING. ELÉCTRONICA E
ELÉCTRICA
CURSO: SISTEMAS DIGITALES (LABORATORIO)
TEMA: Registros. Transferencia de datos
PROFESOR: ING. OSCAR CASIMIRO PARIASCA
INTEGRANTE: CODIGO DE MATRÍCULA:
Alca Mejia, Ricardo Daniel 15190097
2020
CUESTIONARIO PREVIO
1. Describir el modo de operación del CI 74LS90, CI 74LS93 , CI 74LS160, CI 74LS161 y del

CI 74LS193.
CI 74LS90: Este circuito integrado es un contador BCD o contador de décadas de 4 bits,

también puede ser usado como contador biquinario. Para que cumpla la función de
contador BCD, el input B debe conectarse a la salida Q A (LSB) y el clock debe aplicarse al
input A. Para que funcione como contador biquinario el input A se conecta al Q D y el
clock debe aplicarse al input B. Ya que este contador cuenta con 4 entradas de reset se
debe tener en cuenta para habilitar la función de conteo la siguiente tabla:
ENTRADAS de RESET SALIDAS

R0(1) R0(2) R9(1) R9(2) QD QC QB QA
1 1 0 x 0 0 0 0
1 1 x 0 0 0 0 0
x x 1 1 1 0 0 1
x 0 x 0 CONTEO
0 x 0 x CONTEO
0 x x 0 CONTEO
x 0 0 x CONTEO
Diagrama del 74LS90
CI 74LS93: Este circuito integrado es un contador binario natural de 4 bits. Para que
cumpla la función de contador binario natural, la entrada B debe conectarse a la salida
QA (LSB) y el clock debe aplicarse a la entrada A. Ya que este contador cuenta con 2
entradas de reset se debe tener en cuenta para habilitar la función de conteo la siguiente
tabla:
ENTRADAS de RESET SALIDAS

R1 R2 QD QC QB QA
1 1 0 0 0 0
1 1 0 0 0 0
0 x CONTEO
x 0 CONTEO
Diagrama del 74LS93
CI 74LS160: Este integrado es un contador BCD síncrono de 4 bits con carga paralela y
despeje asíncrono. Las entradas P0, P1, P2 y P3 son las entradas paralelas, éstas se activan
cuando las entradas CET, CEP y se encuentra en bajo en alto, de este
modo se puede realizar la carga paralela. Para realizar el conteo se debe colocar CET,
CEP, y en alto. Las salida TC se activa al llegar al máximo estado (1001) y
se desactiva al pasar al siguiente estado (0000). La entrada se activa en bajo;
resetea las salidas.
Diagrama del 74LS160
CI 74LS161: Este integrado es un contador binario natural síncrono de 4 bits con carga
paralela y despeje asíncrono. Las entradas P 0, P1, P2 y P3 son las entradas paralelas, éstas
se activan cuando las entradas CET, CEP y se encuentra en bajo en alto,
de este modo se puede realizar la carga paralela. Para realizar el conteo se debe colocar
CET, CEP y , en alto. Las salida TC se activa al llegar al máximo estado
(1001) y se desactiva al pasar al siguiente estado (0000). La entrada se activa en
bajo; resetea las salidas.

CI 74LS193: Este integrado es un contador binario natural UP/DOWN de 4 bits con carga
paralela. Para realizar la carga paralela se debe conectar los pines PL y MR a tierra. Para
realizar un conteo se debe colocar el clock en UP (para conteo ascendente) o en DN (para
conteo descendente), también MR a tierra y PL a Vcc. La salida TCU (CARRY) nos
proporciona un flanco de subida al pasar del máximo estado al siguiente estado (el
mínimo) cuando usamos el clock en UP (conteo ascendente). La salida TCD (BORROW)
nos proporciona un flanco de subida al pasar del mínimo estado al siguiente estado (el
máximo) cuando usamos el clock en DN (conteo descendente).
2. Diseñar un contador de módulo 6 con el CI 74LS90. Determinar la relación que hay

entre las frecuencias de las señales en las salidas de los flip-flop con la frecuencia de la
señal de reloj.
Primero debemos conectar el pin CKB a la salida Q0 para que el CI 74LS90 funcione como
contador de décadas. Luego conectamos las entradas R9(1) y R9(2) a tierra. Después
conectamos la salida Q1 a R0(1) y la salida Q2 a R0(2); éstas salidas habilitan el conteo
hasta que llega al estado 110 donde Q1 y Q2 se encuentran en alto. Cuando Q1=Q2=1 se
habilita el reset en las salidas, ya que R0(1)=R0(2)=1.
La relación entre las frecuencias en las salidas con respecto a la señal de reloj es la
siguiente:
Para Q0:
Para Q1:
Para Q2:
Contador ascendente módulo 6

Salidas del contador ascendente módulo 6 con respecto al clock
3. Explique el funcionamiento del CI 74LS93. Mediante el uso de las dos entradas de reloj
(CLKA y CLKB) y las dos entradas R0(1) y R0(2) se puede truncar la secuencia en
cualquier valor entre 0 y16. Para cada una de las configuraciones mostradas indique la
secuencia de conteo.
(NOTA: Solo es necesario conectar CLKA a la señal de reloj externa, ya que CLKB viene controlada
por Q0 en todos los casos).
Esquema del 7493
El circuito integrado 7493 o subfamilia (74LS93, 74F93, 74S93, 74HCT93, …) es un
contador que utiliza 4 flip-flops JK en modo de conmutación, con entradas de reloj ÇLK0 y
ÇLK1. La entrada de reloj CLK1 controla los flip-flops Q1, Q2 y Q3 por lo que para formar
un contador de 4 bits modulo 16 hay que conectar la salida del primer flip-flop Q0 con el
pin ÇLK1, quedando ÇLK0 como la entrada de reloj del contador.
También tiene dos entradas de reset (RST0 y RST1) las cuales no se deben dejar
desconectadas, porque, sino, tendrían un nivel alto “1” y provocarían un reset continuo
en el contador.
La alimentación en el caso particular de este circuito es de VCC +5V por el pin 5 y GND 0V
por el pin 10.
Supuestamente este chip 74LS93 es un contador de 0 al 15 pero este posee una
singularidad la existencia de su pin de CLOCK B, para ello se deduce que este pin es para
variar el número MOD de cada contador señalado líneas arriba, por lo tanto, se podría
decir que:
 Para el primer contador se tiene que sus conexiones indican que contara de
modo idéntico al contador de rizo y su número MOD-16.
 Para este caso se inhibe el momento cuando los pines Q1 y Q3 sean niveles altos
lógicos por lo tanto contara de 0 al 8 lo que significa MOD-8.
 Para este caso se inhiben los casos en que Q0 y Q2 sean niveles lógicos altos por
lo tanto contara de 0 al 4 por lo tanto es un contador MOD-4.
4. Para el CI 74LS193, ¿cómo se determina la señal de conteo? ¿Cuál es la finalidad de las

salidas /BORROW y /CARRY ? .¿Qué ocurre cuando la carga y la entrada de RESET se
activan simultáneamente?. ¿Cuál de las dos entradas tiene mayor prioridad? Explique
el modo de carga paralelo en el contador 74LS193.
La señal de conteo se determina introduciendo el clock por una de las dos entradas para
éste. Una es el DN (clock down) para el conteo descendente, la otra es el UP (clock UP)
para el conteo ascendente.
La salida TCU (CARRY) nos proporciona un flanco de subida al pasar del máximo estado al
siguiente estado (el mínimo) cuando usamos el clock en UP (conteo ascendente). La
salida TCD (BORROW) nos proporciona un flanco de subida al pasar del mínimo estado al
siguiente estado (el máximo) cuando usamos el clock en DN (conteo descendente). La
finalidad de las salidas CARRY y BORROW es la de aumentar la secuencia de conteo
mediante la interconexión de otro integrado 74LS193 de la siguiente manera:
Contador ascendente MOD 256

Contador descendente MOD 256
Cuando la entrada de carga paralela (PL) y la entrada de reset MR (clear) se activan

simultáneamente la entrada de reset tiene mayor prioridad, es decir; las salidas se
resetean.
Para realizar la carga paralela se debe conectar los pines PL y MR a tierra. Luego se
procede a introducir los datos por las entradas (DO,D1,D2 y D3) que se cargaran a las
salidas (Q0,Q1, Q2 y Q3).
5. El circuito mostrado es un contador-divisor síncrono de 3 bits, que puede ser

implementado utilizando los CI 74LS76 y 74LS00: ¿Explique el funcionamiento del
contador y cómo se trunca la secuencia de conteo? ¿Qué papel hace la puerta NAND?
Introducir una señal de reloj y compare las salidas Q0, Q1 y Q2 respecto a esta señal de
reloj. Grafique estas señales en un cronograma de tiempos.
Bueno en el siguiente grafico se puede observar el circuito generador de tal forma de

contador conocido como: “Contadores con Numero MOD <2 N ”. A continuación, se
presenta el circuito con las formas de onda correspondiente:
La compuerta NAND alterara esta secuencia de 1 al 7 de la siguiente manera:
1) La salida NAND se conecta a las entradas LIMPIAR asíncronas de cada Flip Flop. Mientras
que la salida de la compuerta NAND este en ALTO no tendrá efecto sobre el contador.
Pero cuando cambie a BAJO borrara todos los FFs, lo cual provocara que el contador
cambie de inmediato al estudio 000.
2) Las entradas de la compuerta NAND son las salidas de los flip-flops B y C, por lo que la
salida de la compuerta NAND cambiara a BAJO siempre que B = C = 1.
Esta condición se producirá cuando el contador cambie del estado 101 al 110 en la NGT
del pulso de entrada 6. El nivel BAJO en la salida de la compuerta NAND borrara de
inmediato (por lo general, en unos cuantos nanosegundos) el contador para que quede
en el estado 000. Una vez que se hayan borrado los FFs, la salida de la compuerta NAND
cambiara de vuelta al nivel ALTO, ya que la condición B = C= 1 dejo de existir.
3) Por lo tanto, la secuencia de conteo es
CBA
000
001
010
011
100
101
110
6. ANALIZAR LOS CIRCUITOS (4) y (6) DEL CUESTIONARIO PREVIO Y LOS DE LA
PARTE EXPERIMENTAL Y VERIFICAR CON UN SIMULADOR DIGITAL (PROTEUS u
otros) EL FUNCIONAMIENTO DE ESTOS CIRCUITOS. ANEXAR SUS ARCHIVOS DE
SIMULACIÓN.
Bueno en la parte experimental observamos una determinada cantidad de

circuitos secuenciales conocidos como “contadores”, para ello se presenta los
diagramas simulados de las respectivas partes de la experiencia enumeradas según
la guía de la siguiente forma:
Uso del CI 74LS90 como contador de 0 al 9:
Uso del CI 74LS93, aquí se observa los siguientes casos:
Contador de 3 bits
Contador de 4 bits
Contador BCD
Formas de onda en compuerta NAND
4. Uso del CI 74LS161
5. Uso del CI 74LS193

INFORME Previo 4

Cargado por

Copyright:

Formatos disponibles

INFORME Previo 4

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

INFORME Previo 4

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

ESCUELA ACADEMICA PROFESIONAL: ING. ELÉCTRONICA E

CURSO: SISTEMAS DIGITALES (LABORATORIO)

TEMA: Registros. Transferencia de datos

PROFESOR: ING. OSCAR CASIMIRO PARIASCA

INTEGRANTE: CODIGO DE MATRÍCULA:

Alca Mejia, Ricardo Daniel 15190097

1. Describir el modo de operación del CI 74LS90, CI 74LS93 , CI 74LS160, CI 74LS161 y del

CI 74LS90: Este circuito integrado es un contador BCD o contador de décadas de 4 bits,

ENTRADAS de RESET SALIDAS

Diagrama del 74LS90

ENTRADAS de RESET SALIDAS

Diagrama del 74LS160

Diagrama del 74LS161

Diagrama del 74LS193

2. Diseñar un contador de módulo 6 con el CI 74LS90. Determinar la relación que hay

Contador ascendente módulo 6

4. Para el CI 74LS193, ¿cómo se determina la señal de conteo? ¿Cuál es la finalidad de las

Contador ascendente MOD 256

Cuando la entrada de carga paralela (PL) y la entrada de reset MR (clear) se activan

5. El circuito mostrado es un contador-divisor síncrono de 3 bits, que puede ser

Bueno en el siguiente grafico se puede observar el circuito generador de tal forma de

3) Por lo tanto, la secuencia de conteo es

Bueno en la parte experimental observamos una determinada cantidad de

Uso del CI 74LS93, aquí se observa los siguientes casos:

4. Uso del CI 74LS161

5. Uso del CI 74LS193

También podría gustarte