SISTEMAS EMBEBIDOS

Ingeniería Informática

Sumador de 8 Bits

 Profesor: Derlis Herná ndez Lara

 Integrantes:

 Juá rez Izarrará s Paola

 Godínez Huerta Viridiana
 Martínez Meraz Alan Ismael
 Pacheco Guzmá n Nancy
 Rodríguez Vargas Emmanuel

 Grupo: 15701

MÉ XICO, ABRIL 2016.

 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Objetivo
Diseñar un programa en MPLAB que permita la suma de dos números de 8 bits.

Introducción

Micro controladores PIC

2
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

En los micro controladores PIC, la salida de la ALU va al registro W y también a la

memoria de datos, por lo tanto el resultado puede guardarse en cualquiera de los
dos destinos. En las instrucciones de doble operando, uno de los dos datos siempre
debe estar en el registro W, como ocurría en el modelo tradicional con el
acumulador. En las instrucciones de simple operando el dato en este caso se toma
de la memoria (también por convención). La gran ventaja de esta arquitectura es
que permite un gran ahorro de instrucciones ya que el resultado de cualquier
instrucción que opere con la memoria, ya sea de simple o doble operando, puede
3
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

dejarse en la misma posición de memoria o en el registro W, según se seleccione con

un bit de la misma instrucción. Las operaciones con constantes provenientes de la
memoria de programa (literales) se realizan solo sobre el registro W. En la memoria
de datos de los PIC’s se encuentran ubicados casi todos los registros de control del
microprocesador y sus periféricos auto contenidos, y también las posiciones de
memoria de usos generales. En el caso de los 16C5X, algunos registros especiales de
solo escritura (TRIS y OPTION) no están accesibles dentro del bloque de memoria
de datos, sino que solo se pueden cargar desde el registro W por medio de
instrucciones especiales.
4
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Las características principales de estos dispositivos son:

 CPU de arquitectura RISC (Reduced Instruction Set Computer).

 Set de 35 instrucciones.
 Frecuencia de reloj de hasta 20MHz (ciclo de instrucción de 200ns).

5
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

 Todas las instrucciones se ejecutan en un único ciclo de instrucción,

excepto las de salto.
 Hasta 8K x 14 palabras de Memoria de Programa FLASH.
 Hasta 368 x 8 bytes de Memoria de Datos tipo RAM.
 Hasta 256 x 8 bytes de Memoria de Datos tipo EEPROM.
 Hasta 15 fuentes de Interrupción posibles.

6
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

 8 niveles de profundidad en la Pila hardware.

 Modo de bajo consumo (Sleep).
 Tipo de oscilador seleccionable (RC, HS, XT, LP y externo).
 Rango de voltaje de operación desde 2,0V a 5,5V.
 Conversor Analógico/Digital de 10 bits multicanal.
 3 Temporizadores.

7
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

 Watchdog Timer o Perro Guardián.

 2 módulos de captura/comparación/PWM.
 Comunicaciones por interfaz USART (Universal Synchronous
Asynchronous Receiver Transmitter).
 Puerto Paralelo Esclavo de 8 bits (PSP).
 Puerto Serie Síncrono (SSP) con SPI e lC.

8
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Desarrollo

Sumador de 8 bits
Las entradas son A,B,Cin que son la entradas de bits A y B, y Cin es la entrada de
acarreo. Por otra parte, la salida es S y Cout es la salida de acarreo.
En la siguiente tabla muestra los resultados de este circuito.

9
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Entrada Salida
A B C1 C0 S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
10
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Tabla1.1 Tabla de verdad de la suma de números binarios.

Sumador completo

11
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

12
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Figura 1.1 Circuito Lógico de la suma de números binarios.

Un sumador es un circuito lógico que calcula la operación suma. En los

computadores modernos se encuentra en lo que se denomina Unidad (ALU).
Generalmente realizan las operaciones aritméticas en código binario decimal o BCD
exceso 3, por regla general los sumadores emplean el sistema binario.

Programación:

13
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

14
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Figura 1.2 Código de programación para sumar dos números binarios .

Pruebas:
Una vez terminada la lógica de programación en la IDE de MPLAB es posible
simular el funcionamiento de la programación.
En la pestaña Debugger- Select Tool –MPLABSIM
Despues en la pestaña View – Watch

Una vez en Watch, agregamos los registros de memoria que necesitamos.

15
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Y simulamos la operación paso a paso con la tecla F7

16
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Figura 1.6 Pruebas realizadas al programa utilizando la herramienta Watch de MPLAB.

Materiales Utilizados:
 Software MPLAB 8.92

17
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

Conclusiones:

En informática, un mnemónico o nemónico es una palabra que sustituye a un

código de operación (lenguaje de máquina), con lo cual resulta más fácil la
programación, es de aquí de donde se aplica el concepto de lenguaje ensamblador.

De acuerdo al rango del micro controlador (bajo, mediano, alto), existen diferentes
nemónicos que son instrucciones propias del modelo del micro controlador y que

18
 Juárez Izarrarás Paola / Godínez Huerta
TECNOLÓGICO DE
Viridiana / Martínez Meraz Alan / Pacheco
ESTUDIOS SUPERIORES DE
ECATEPEC Guzmán Nancy Rodriguez Vargas
Emmanuel / 15701

pueden ser utilizables para la configuración del uso de memoria, pines e

instrucciones lógicas de la programación.

19