U

N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA

E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

INFORME PRACTICA 1

COMPUERTAS LOGICAS

PARÁMETROS Y FAMILIAS

Estudiantes:

Daniela Cañas 29.601.77

Gabriel Gimenez 29.737.290

febrero de 2023
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

PRACTICA 1

En esta práctica se abordará el estudio de los parámetros básicos y operacionales de las

compuertas lógicas.
En la primera parte se analizarán las corrientes y voltajes en las compuertas de un tipo de
familia para determinar los niveles lógicos de la misma, así como la curva de transferencia,
el margen de ruido.
En la segunda parte se analizará la disipación de potencia y el retardo de propagación en
las compuertas, carga y fan out
Niveles lógicos

Los niveles lógicos vienen determinados por los parámetros definidos en el apartado anterior.
Valores orientativos son:
TTL: VIHmin = 2V; VILmax = 0,8V; VOHmin = 2,4 V; VOLmax = 0,4V
CMOS: VIHmin = 3,5V; VILmax = 1,5V; VOHmin = 4,9 V; VOLmax = 0,1V
Si se utilizan en las entradas valores de tensión que no pertenecen al margen correspondiente,
la salida proporcionará un valor fuera de rango y, por lo tanto, el circuito no funcionará
correctamente.
Curva de transferencia
La curva de transferencia muestra la forma de variación de la tensión de salida en función de
la tensión de entrada. Fig. 1

Figura 1. Curva de transferencia de una compuerta

 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

A partir de la curva de transferencia pueden obtenerse gráficamente los niveles lógicos de

una puerta. Como puede observarse en la Figura 2, los valores de VILmax y VIHmin, se
obtienen en el punto en que la pendiente de la curva toma el valor -1.

Figura 2. Niveles lógicos de una compuerta a partir de la curva de trajnsferencia

Margen de ruido
Es la capacidad de una puerta para tolerar ciertas fluctuaciones de tensión no deseadas en sus
entradas, sin que cambie el estado de salida. Estas fluctuaciones no deseadas se denominan
“ruido” y son debidas a causas internas o externas como, por ejemplo:
• Ruido eléctrico ambiental, generado por: chispas en contactos de interruptores,
fluorescentes, contactores, entre otros
• Ruido por la tensión de alimentación.
• Ruido por acoplo entre pistas cercanas.
El efecto del ruido sobre una única puerta sería el representado en las Figura 3a y 3b

a b

Figura 3. a) Ruido por nivel bajo b) Ruido por nivel alto

 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Sin embargo, cuando se refiere a “Margen de Ruido” se hace referencia a los “ruidos”
introducidos entre la conexión de dos puertas lógicas y la capacidad de absorber estos ruidos
la segunda de las puertas. Para llevar a cabo el estudio de esta capacidad hay que analizar la
situación en estado alto y en estado bajo, tal y como se muestra en la Figura 4. Se trata de
una conexión entre dos puertas TTL. Para el estado alto, la segunda de las puertas necesita
2V como mínimo, mientras que la primera puerta en estado alto, genera 2,4V como mínimo.
Por lo tanto, si se introduce un “ruido” de hasta -0,4V, la segunda puerta continuará
entendiendo un 1 lógico en su entrada. Para el estado lógico bajo, puede observarse que el
“ruido” permitido será de 0,4V.

Fig. 4 Niveles de margen de Ruido para los estados altos y bajos en compuertas TTL

La expresión analítica formal sería:

VNH = VOH(min)1 - VIH(min)2
VNL = VIL(max)2 - VOL(max)1

Consumo. Disipación de potencia

Todo circuito, tanto eléctrico como electrónico, tiene un consumo de corriente durante su
operación que debe tomarse en cuenta a la hora del diseño.
Los parámetros que identifican este consumo son:
ICCH= Corriente de consumo para las salidas en estado alto.
ICCL = Corriente de consumo para las salidas en estado bajo.
Estos valores se refieren al consumo por CI (circuito integrado) por lo que si únicamente se
utiliza una de las puertas de CI habría que realizar el cálculo correspondiente. Los consumos
de los CI de tecnología CMOS únicamente consumen en las transiciones de estado y, por el
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

contrario, el consumo en estado de reposo es prácticamente nulo, ya que, se debe únicamente

a las corrientes parásitas.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

A partir de los valores de alimentación y de corriente, se pueden calcular los valores de

potencia como se muestra en la tabla 1

Tabla 1. Ecuaciones para el cálculo de potencia en las familias TTL y CMOS

Puede observarse que la potencia disipada por las puertas CMOS depende de la frecuencia y
la capacitancia de la carga. Tal y como se ha mencionado anteriormente, las puertas CMOS
sólo consumen en las transiciones de estado, por lo tanto, si aumenta la frecuencia, aumenta
el número de cambios de estado. En consecuencia, aumenta el consumo y finalmente, la
potencia disipada. Por otro lado, todas las puertas CMOS presentan una capacitancia de
alrededor de 5pF, lo cual también afecta a la disipación de potencia.

Figura 5. Relación Potencia vs frecuencia en las compuertas TTL y CMOS

 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Retardo de propagación (r.d.p)

El concepto de retardo de propagación se debe a que, una vez realizado un cambio de nivel
en la entrada, el cambio de nivel en la salida se produce cierto tiempo después. Este tiempo
es el retardo de propagación y se identifica a través de los parámetros: tPHL y tPLH , tal y como
se observa en la Figura 6.

Figura 6. Retardo de propagación en una compuerta

Algunas observaciones que pueden extraerse son:

• Cuanto mayor sean los r.d.p., la frecuencia máxima de operación será menor.
• Los tiempos de propagación son del orden de 10-9 s.
• El tiempo de propagación es dependiente de la carga (este dato deb consultarse en las hojas
de características). Cuanto mayor sea la capacitancia de la carga (CL), mayores serán los
tiempos de carga-descarga y, por lo tanto, menor la velocidad de de operación.
• Problemas que conlleva: aparición de giltches.
• La frecuencia del reloj en la CPU depende de este parámetro
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Carga y fan-out
Cuando la salida de una puerta lógica se conecta a una o más entradas de otras puertas, se
genera una carga en la puerta excitadora. Tanto la puerta excitadora como las puertas de carga
presentan resistencias internas en ambos estados lógicos. En el caso de las puertas de carga
CMOS presentan una carga capacitiva.

Figura 7. Niveles de carga para diferentes valores lógicos

El fan-out es el número límite de entradas de puertas de carga que una puerta puede excitar.

Carga TTL: En un circuito TTL, la puerta excitadora en estado alto entrega corriente a las
entradas de las puertas de carga. Sin embargo, en estado bajo absorbe corriente. Este hecho
se representa gráficamente en la Figura 8.

(a) (b)
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Figura 8. (a) Corriente de entrada (b) Corriente de salida

En estado alto, cuantas más puertas de carga se conecten, la corriente de la fuente excitadora
aumentará y, por lo tanto, también la caída de tensión de esta puerta, lo cual provocará una
disminución de la tensión de salida VOH.

De esta manera, podría suceder que la corriente aumentase tanto que VOH cayese por debajo
de VOHmin provocando el funcionamiento incorrecto del circuito, ya que el valor de VIH en las
puertas de carga no será el correcto.
En estado bajo, la corriente total absorbida por la puerta excitadora aumenta, provocado un
aumento de la caída de tensión interna de la puerta excitadora, es decir, aumentado VOL.

De esta manera, podría suceder que la corriente aumentase tanto que VOL subiese por encima
de VOLmax, provocando el funcionamiento incorrecto del circuito, ya que el valor de VOL en
las puertas de carga no será el correcto.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Carga CMOS: Debido a los dispositivos FET utilizados en este tipo de puertas, éstas
presentan una carga capacitiva a la puerta excitadora (Figura 9). Ello implica que las
limitaciones serán debidas a los tiempos de carga y descarga asociados con la resistencia de
salida de la puerta excitadora y la capacitancia de entrada de las puertas de carga. La
capacitancia de la puerta de carga se carga o descarga a través de la resistencia de salida de
la puerta excitadora cuando ésta está a nivel alto o a nivel bajo, respectivamente.
Al añadir puertas de carga, la capacitancia total aumenta. Así, los tiempos de carga y de
descarga aumentarán, disminuyendo la frecuencia máxima de funcionamiento

Figura 9. Efectos capacitivos en compuertas CMOS

 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Materiales:
Compuertas NAND: 74LS00, 4011, NOR: 74LS02, 4011 y NOT 74LS04, OR, AND de
CUALQUIER familia lógica
EQUIPOS: Punta lógica, cables de conexión, computador con simulador

COMPETENCIAS:

Reconoce la importancia de los parámetros eléctricos en las compuertas lógicas

PRELABORATORIO:

✓ Investigue los data sheet de las compuertas lógicas indicadas en el material

LABORATORIO:

1. Niveles lógicos
Seleccione una de las compuertas que se solicitaron (una de cada familia lógica),
colóquela en el proto y energícela.
Aplique voltajes adecuados a la o las entradas de la compuerta, según sea el caso,
mida los niveles lógicos, anótelos y compárelos con los teóricos.
Manipule los valores de voltaje en la entrada de forma que se salgan del rango
establecido por la compuerta en estudio, anote los resultados, que sucede con la
respuesta del dispositivo.
Sin aplicar señal en la entrada de las compuertas, mida el valor lógico de la salida
¿Qué valor de salida se obtiene, es posible establecer este nivel como un valor
confiable? Analice los resultados.

• Para realizar esta experiencia se usaron dos CI que contienen 4 compuertas

NAND de dos entradas, para la familia TTL un CI 74LS000 y para la familia
CMOS un CD4011.

Fig 1.1 Descripción de las terminales del CI 74LS00

 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Fig 1.2. Descripción de las terminales del CD4011.

Familia TTL: CI74LS00

Las compuertas NAND cuentan con la siguiente tabla de verdad teórica, donde A y
B representan sus valores de entrada lógicos, y S su valor de salida lógico.

A B S
0 0 1
0 1 1
1 0 1
1 1 0
Tabla 1.1. Tabla de verdad compuerta NAND.

Donde sus valores de voltaje adecuados de entrada y salida teóricos son:

VIHmin 2V
VILmax 0.8V
VOHmin 2.7V
VOLmax 0.5V
Tabla 1.2. Parámetros lógicos CI 74LS00
Utilizando voltajes de entrada de 5V para un valor lógico en alto y un voltaje de
entrada de 0V para un valor lógico en bajo, los cuales están dentro del rango
especificado, siendo 5V > VIHmin y OV < VILmax. Se aplicaron las 4
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

combinaciones posibles de entradas lógicas y se midió el voltaje de salida de la

compuerta para cada combinación, obteniendo los resultados expuestos en la tabla 1.3

A B S
0V 0V 3.23V
0V 5V 3.23V
5V 0V 3.23V
5V 5V 0.19V
Tabla 1.3. Valores de voltaje obtenidos CI 74LS00

Podemos analizar que, para valores lógicos de entrada que estén dentro de los rangos
especificados, obtenemos valores de voltaje de salida en alto y bajo que cumplen
respectivamente con 3,23V > VOHmin y 0,19V < VOLmax, por lo que podemos
observar que estos voltajes en la salida están dentro de los rangos especificados para
dicha compuerta.

Posteriormente, estableciendo valores lógicos en alto para las dos entradas de la

compuerta, empezamos a disminuir estos valores poco a poco pasando por valores
fuera del rango establecido por VIHmin y VILmax, hasta llegar a un voltaje de entrada
que, si está dentro del rango para ser interpretado como una entrada en bajo, las
entradas y salidas se muestran en la tabla 1.4.

A B S
5V 5V 0.19V
3V 3V 0.19V
1.8V 1.8V 0.19V
1.2V 1.2V 2.6V
0.5 0.5V 3.23V
Tabla 1.4. Variación del voltaje de entrada para LS7400

Podemos observar que, al llegar a un voltaje de entrada de 1.2V, el cual no está dentro
de los valores del rango establecido por la compuerta, tenemos un voltaje de salida
de 2.6V, el cual no puede ser interpretado como un alto o un bajo ya que se sale del
rango establecido por VOHmin y VOLmin. Seguidamente, al llegar a 0,5V, de nuevo
un voltaje dentro del rango, obtuvimos una salida que si puede ser interpretada como
un alto.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Seguidamente, se quitó la señal de entrada para la compuerta en estudio, y se observó

un valor lógico de salida en alto, sin embargo, este valor no puede ser tomado como
un valor confiable.

Familia CMOS: CICD4011

Al estar trabajando con un CI que contiene compuertas NAND, su tabla de verdad

viene dada por la tabla 1 previamente presentada.

Donde sus valores de voltaje adecuados de entrada y salida teóricos son:

VIHmin 3,5V
VILmax 1,5V
VOHmin 4,9V
VOLmax 0,1V
Tabla 1.5. Parámetros lógicos CI CD4011

Utilizando voltajes de entrada de 5V para un valor lógico en alto y un voltaje de

entrada de 0V para un valor lógico en bajo, los cuales están dentro del rango
especificado, siendo 5V > VIHmin y OV < VILmax. Se aplicaron las 4
combinaciones posibles de entradas lógicas y se midió el voltaje de salida de la
compuerta para cada combinación, obteniendo los resultados expuestos en la tabla
1.6.

A B S
0V 0V 2.71V
0V 5V 2.7V
5V 0V 2.7V
5V 5V 0.01V
Tabla 1.6. Valores de voltaje obtenidos CI CD4011

En este caso, observamos que la salida de la compuerta para un nivel alto presenta un
voltaje menor al voltaje especificado VOHmin, debido a que 2,71V < 4,9V.

Hay varios factores que pueden hacer que la salida de alto voltaje de una puerta
NAND en un CD4011 sea más baja que la de Vohmin, una posible razón podría ser
que las entradas no estén conectadas correctamente o que el voltaje de entrada sea
más bajo que el voltaje de entrada mínimo requerido para que la puerta lo reconozca
como una entrada alta, sin embargo, descartamos esta opción debido a que se
comprobaron las conexiones a dicha compuerta y se observó que estaba llegando el
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

voltaje de entrada deseado, el cual además, estaba dentro del rango especificado para
que la compuerta lo tome como una entrada alta.

Otra razón podría ser que el voltaje de alimentación sea demasiado bajo, lo que puede
causar que el voltaje de salida y la corriente de salida disminuyan, nuevamente
descartamos esta opción debido a que se comprobó que el voltaje de alimentación de
la compuerta era 5V, el cual está entre el rango de 3V – 18V especificado por el
datasheet para el voltaje de alimentación de dicha compuerta.

Por otro lado, el CI puede estar dañado o defectuoso, lo que también puede resultar
en un voltaje de salida más bajo. Debido a que el CI utilizado fue proporcionado por
los suministros de componentes prestados a los estudiantes por parte de la
universidad, no podemos confirmar que este CI esté en excelentes condiciones, por
lo cual nos inclinamos a concluir que esta puede ser la razón por la que el voltaje de
salida sea más bajo que el VOHmin especificado para la familia de dicha compuerta.

En el caso del voltaje de salida en bajo, observamos que este cumple con que 0,01V
< VOLmax, este valor de salida en bajo no se ve afectado posible estado defectuoso
de la compuerta, ya que este hace que el voltaje de salida sea más bajo, lo cual no
provocaría que se salga del rango especificado para un voltaje de salida en bajo.

Posteriormente, se procedió a establecer los valores de entrada de las compuertas en

5V, para obtener una entrada lógica en alto, empezamos a disminuir estos valores
poco a poco pasando por valores fuera del rango establecido por VIHmin y VILmax,
hasta llegar a un voltaje de entrada que, si está dentro del rango para ser interpretado
como una entrada en bajo, las entradas y salidas se muestran en la tabla 1.7.

A B S

5V 5V 0V
3V 3V 0.01V
1.8V 1.8V 2.2V
1V 1V 2.75V
0.5 0.5 2.75V
Table 1.7. Variación del voltaje de entrada para CD4011

Basándose en los estudios anteriores, establecemos el voltaje de salida en alto de la

compuerta en estudio en 2,75V. Guiándonos por estos valores, podemos observar que,
al llegar a un voltaje de entrada de 1.8V, el cual no está dentro de los valores del rango
de entrada establecido por la compuerta, tenemos un voltaje de salida de 2.2V, el cual
no puede ser interpretado como un alto o un bajo ya que se sale del rango establecido
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

observado anteriormente. Seguidamente, al llegar a 1V, de nuevo un voltaje dentro

del rango, obtuvimos una salida que si puede ser interpretada como un alto.

Finalmente, se quitó la señal de entrada para la compuerta en estudio, y se observó un

valor lógico de salida en alto, sin embargo, este valor no puede ser tomado como un
valor confiable.

Conclusiones

Se logró evaluar los parámetros de funcionamiento básico de compuertas de familia

TTL y CMOS, observando su comportamiento en los rangos establecidos y fuera de
ellos.

2. Curva de Transferencia
Monte el circuito que se presenta en la figura 2 y obtenga los valores de entrada y
salida tanto a nivel alto como nivel bajo, anote los resultados. Dibuje la curva de
transferencia. Analice los resultados.

Para esta experiencia, se utilizó el CI 74LS04, el cual contiene 5 compuertas NOT.

Fig 2.1. Descripción de las terminales del 74LS04.

Posteriormente se procedió a modificar los voltajes de entrada, obteniendo el cambio

de estado de salida desde alto en 0.8V, mientras que el cambio de salida desde bajo
ocurrió en 1,8V.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Seguidamente, se conectó el osciloscopio entre la salida y la entrada de dicha

compuerta, obteniendo una curva de transferencia como la observada en la figura 2.2

Figura 2.2. Curva de transferencia de compuerta 74LS04

Conclusiones

Se comprobó la función de transferencia de una compuerta NOT donde la salida es

inversa a su entrada, observando así los parámetros VIHmin y VOHmax dentro de
esta curva, obteniendo un rango de voltaje de funcionamiento recomendado.

3. Margen de Ruido
Utilice una compuerta (de cada familia lógica) de dos entradas y conéctela como en
la figura 4, mida las variaciones que se producen entre las compuertas con el
osciloscopio, utilice una escala apropiada, anote los resultados. Analice lo observado

Para la elaboración de esta experiencia se hizo uso del CI CD4011 el cual es

el equivalente a 4 compuertas NAND de 2 entradas.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Figura 3.1. Diagrama de conexiones de cada pin del CD4011.

Fig. 4 Niveles de margen de Ruido para los estados altos y bajos en compuertas TTL

Para el caso de esta experiencia hicimos uso de una compuerta CMOS.

Voltaje aplicado a la entrada (V) Rango

4.9 VoHmin
3.5 ViHmin
X Indefinido
1.5 ViLmax
0.1 VoLmax
Tabla 3.1. Rango de voltaje de una compuerta CMOS.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Iniciamos la experiencia con ambas entradas de la compuerta 5V (en H), con

el objetivo de que su salida sea 0V (en L), en el caso de la segunda compuerta una
entrada está conectada a la salida de la compuerta 1 y la otra entrada está conectada a
0V (en L) esto debido a que tendríamos dos entradas en L y por lo tanto la salida de
la compuerta 2 será 5V (en H). La salida de la compuerta 2 será observado en el
osciloscopio con un Volt/div de 1v en todos los casos.

Figura 3.2. Estado de la salida 1 al iniciar el experimento.

 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Figura 3.3. Estado de la salida 2 al iniciar el experimento.

A continuación, variaremos el voltaje de las entradas de la compuerta 1 en

busca de lograr ocasionar ruido e inclusive cambiar su valor lógico, cabe destacar,
que el voltaje de la entrada de la compuerta 2 no fue variado.

Al tener un voltaje de 2.93V en las entradas de la compuerta 1 se presentó

ruido en la señal del osciloscopio donde aparecían en pantalla tanto la señal de H
como de L
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Figura 3.5. Estado de la salida 2 al presenciar ruido.

Una vez alcanzado los 1.6V termino el ruido en la señal del osciloscopio y se presentó
una salida en la primera compuerta en L y en la segunda en H

Se logró determinar un rango, para este caso la salida de la compuerta 1 era L hasta
que el voltaje fue de 2.93V porque se empezó a presenciar el ruido y al llevar a un
voltaje en las entradas de 1.6V se terminaba el ruido y el voltaje de la compuerta 1
era H.

Margen de ruido teórico Margen de ruido CMOS

(3.5-1.5)V (2.93-1.6)V
Tabla 3.2. Rango de voltaje de una compuerta CMOS.

Compuerta TTL:

Para la elaboración de esta experiencia se hizo uso del CI 74LS08 el cual es

el equivalente a 4 compuertas AND de 2 entradas.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Fig 3.6. Descripción de las terminales del 74LS08.

La cual tiene un rango de valores lógicos mostrados en la tabla

VIHmin 2V
VILmax 0.8V
VOHmin 2.7V
VOLmax 0.5V
Tabla 3.3. Parámetros CI 74LS08

Iniciamos la experiencia con ambas entradas de la compuerta 5V (en H), con

el objetivo de que su salida sea 5V (en H), en el caso de la segunda compuerta una
entrada está conectada a la salida de la compuerta 1 y la otra entrada está conectada a
5V (en H) esto debido a que tendríamos dos entradas en H y por lo tanto la salida de
la compuerta 2 será 5V (en H). La salida de la compuerta 1 será observado en el
osciloscopio con un Volt/div de 1v en todos los casos.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Figura 3.7. Estado de la salida de la compuerta 1.

A continuación, variaremos el voltaje de las entradas de la compuerta 1 en

busca de lograr ocasionar ruido e inclusive cambiar su valor lógico, cabe destacar,
que el voltaje de la entrada de la compuerta 2 no fue variado.

Al tener un voltaje de 1.4V en las entradas de la compuerta 1 se presentó ruido en la

señal del osciloscopio donde aparecían en pantalla tanto la señal de H como de L.

Figura 3.8. Estado de la salida de la compuerta 1 al apreciar el ruido.

 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Una vez alcanzado 1V termino el ruido en la señal del osciloscopio y se presentó una
salida en la primera compuerta en L.

Figura 3.9. Estado de la salida de la compuerta 1 al llegar a un valor bajo.

Se logró determinar un rango, para este caso la salida de la compuerta 1 era H hasta
que el voltaje fue de 1.4V porque se empezó a presenciar el ruido y al llevar a un
voltaje en las entradas de 1V se terminaba el ruido y el voltaje de la compuerta 1 era
L.

Margen de ruido teórico Margen de ruido TTL

(2-0.8)V (1.4-1)V
Tabla 3.4. Rango de voltaje de una compuerta TTL.

Conclusiones:

Los márgenes de ruido fueron comprobados satisfactoriamente en donde se

evidencia que estaban dentro del rango establecido teóricamente, Además pudo ser
observado por medio del osciloscopio la señal tan inestable que puede generar estas
fluctuaciones de voltaje, ocasionando una señal lógica distinta o incluso una no definida
que puede ocasionar daños en circuitos.
4. Disipación de Potencia
Utilice las ecuaciones de la tabla 1 para calcular la potencia disipada por la compuerta
en estudio.

Para la elaboración de esta experiencia se hizo uso del CI 74LS00 el cual es

el equivalente a 4 compuertas NAND de 2 entradas.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Figura 4.1. Diagrama de conexiones de cada pin del 74LS00.

Como trabajamos con un CI TTL buscaremos calcular la Icc, por lo que debemos
calcular la IccH y la IccL, recordamos que la Icc es la corriente que está suministrando
la fuente.

Obtuvimos valores no deseados de la Icc en comparación con las teóricas esto podría
deberse al chip que estábamos usando, ya que son componentes que están obsoletos
y podrían presentar algunas fallas o pudo haberse empaquetado con otro modelo.

Figura 4.2. Valor de Icc en el datasheet

Figura 4.3. Valor de Icc en el datasheet de otros modelos

Con un Vcc=max=5.25V y un Vin=5V obtuvimos una IccH=11.2mA

Con un Vcc=max=5.25V y un Vin=GND obtuvimos una IccL=5.7mA

𝐼𝑐𝑐𝐻 + 𝐼𝑐𝑐𝐿 11.2 + 5.7

𝐼𝑐𝑐 = = = 8.45𝑚𝐴
2 2
𝑃𝑑 = 𝐼𝑐𝑐 ∗ 𝑉𝑐𝑐 = 8.45𝑚𝐴 ∗ 5.25𝑉 = 44.3625𝑚𝑊

Conclusiones:

Se comprobó las mediciones de la Icc con respecto a los datos proporcionados

por el datasheet apreciando semejanzas en ambos, asimismo, se destacó el hecho de
usar las condiciones establecidas para las pruebas para obtener los resultados teóricos
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

correctos en este caso eran los voltajes Vcc y Vin. Además se calculó con éxito la
potencia disipada y se tuvo conocimiento de este cálculo para la compuerta.

5. Fan out
Conecte dos compuertas en cascada, aplique diferentes niveles lógicos a la entrada de
la primera compuerta y mida la corriente y el voltaje de salida en la misma, para cada
cambio en la entrada. Coloque un nivel lógico de su preferencia en la entrada y vaya
aumentando el número de compuertas de carga en la salida hasta que el valor de
voltaje de salida de la primera compuerta cambie, mida la corriente. Que observa,
calcule el fan out de la compuerta. Analice los resultados.

Para la elaboración de esta experiencia se hizo uso de CI 78LS08

Figura 5.1. Diagrama de conexiones de cada pin del 74LS08.

El primer CI en el circuito es el 74LS08, inicialmente conectamos la

compuerta 1 y 2 del primer CI y alimentamos las entradas de la primera compuerta
del 74LS08 con dos entradas H por lo que la salida fue H y el voltaje de salida fue de
4,55V, variamos con los demás valores lógicos de la entrada de la primera compuerta,
tomando primero, ambas en L, luego en H y otra en L y finalmente una L y otra en
H, el resultado en los tres caso fue una salida en L con un voltaje de salida en el rango
de los 0,05V.

Cabe destacar que cuando medimos la corriente hubo un valor no deseado en

el que nos decía que era 0A, intentamos probar distintas cosas para confirmar este
dato, variamos las unidades del tester y en todas nos daba 0, llegamos incluso por
sugerencia de la profesora Rosa Leal a usar una resistencia para medir su voltaje el
cual resulto ser 0V y nos sorprendió este resultado. Por otro lado cuando variamos las
entradas, la corriente era 20mA.
 U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O

Al investigar nos dimos cuenta que la compuerta excitadora no estaba

consumiendo corriente eléctrica en ese momento específico. Las compuertas lógicas
solo consumen corriente cuando cambian de estado lógico, es decir, cuando pasan de
un estado de "0" a un estado de "1" o viceversa. Si la compuerta excitadora ya está en
un estado lógico estable y no hay cambios en la entrada, es posible que no esté
consumiendo corriente en ese momento. También existe otra posibilidad que debido
a que la mayoría de las compuertas lógicas son dispositivos de alta impedancia, lo
que significa que ofrecen una gran resistencia al flujo de corriente eléctrica. Por lo
tanto, cuando se mide la corriente en una compuerta excitadora, es posible que la
corriente medida sea tan pequeña que el instrumento de medición no pueda detectarla,
lo que resulta en una lectura de 0 amperios. Sin embargo el instrumento de medición
es bastante nuevo y esta posibilidad podría ser descartada por el hecho de que por
sugerencia usamos una resistencia para usar ley de ohm y calcular la corriente pero
por sorpresa el voltaje fue 0V.

En resumen, es posible que la medición de 0 amperios en la compuerta

excitadora se deba a que la corriente medida es muy pequeña o la compuerta
excitadora no está consumiendo corriente en ese momento específico.

Conclusiones:

Podemos concluir que la carga máxima que se puede conectar a la salida de

una compuerta 74LS08 depende de varios factores, como la tensión de alimentación,
la velocidad de conmutación requerida, la distancia entre la compuerta y la carga y la
impedancia de entrada de la carga. En el datasheet del fabricante de la compuerta
74LS08, se especifica que la carga máxima que se puede conectar a la salida de la
compuerta es de 20 pF (picofaradios) en condiciones de operación típicas. Sin
embargo, la carga máxima real que se puede conectar puede variar según las
condiciones específicas del circuito.
Y aprendimos que la corriente en la salida de una compuerta excitadora puede
ser cero o muy pequeña y seguir entregando 5V (En H).
U
N UNIVERSIDAD NACIONAL EXPERIMENTAL POLITÉCNICA
E ANTONIO JOSÉ DE SUCRE
X VICE-RECTORADO BARQUISIMETO
P DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA
O