1

Práctica 3: Amplificador en configuración de Fuente

Común
Jeisson Andrés Abello Garzón, Sebastián Linares Rugeles, Daniel Felipe Martı́nez Páez.
{jaabellog, slinaresr, dfmartinezpa}@unal.edu.co
Universidad Nacional de Colombia. Facultad de Ingenierı́a.

Abstract—In this lab, students will design and evaluate a aplicación. En el caso de los amplificadores, debido al com-
Common Source Amplifier Configuration based on N-channel portamiento lineal de la curva VDS vs. ID en la región
AND1106 MOSFET transistor. de saturación [2] esta es la región preferida para fijar la
Palabras claves—Transistor, MOSFET, Drain, Source, Gate, polarización en DC. Esta polarización se puede realizar ya sea
Polarización, Fuente de Corriente Espejo, Amplificador, Source fijando VGS , con una resistencia, fijando VG con un divisor
Común. de tensión, o fijando ID con una fuente de corriente en el
Source. Una de las topologı́as posibles para esto, es empleando
I. I NTRODUCCI ÓN una conexión entre Drain y Gate, similar a la utilizada en la
En esta práctica se diseñó un circuito amplificador en fuente fuente de corriente espejo, para garantizar la saturación, como
común basándonos en la teorı́a y en las ecuaciones establecidas se muestra en la figura 1.
para esta configuración de amplificador MOSFET. Al obtener
los valores de las resistencias para cumplir con criterios de
diseño para un funcionamiento deseado en el MOSFET, se
comprueba en simulación los resultados esperados. Por último
se realiza el montaje en fı́sico y se evalúa su desempeño en
DC y en AC, para compararlo con el diseño y los resultados
previamente simulados.

II. O BJETIVOS
A. Objetivo general
Figura 1: Topologı́as para la polarización de la tensión en Gate.
Implementar un amplificador en configuración de fuente
común.
Sin embargo, cuando uno implementa esta topologı́a, las
variaciones en la tensión VDS generan una inestabilidad en la
B. Objetivos especı́ficos corriente de polarización fuertes, de la siguiente manera:
• Implementar una fuente de corriente para polarizar el
circuito amplificador.
• Determinar experimentalmente la ganancia del circuito
amplificador.
• Caracterizar las impedancias de entrada y salida del
circuito amplificador.

III. M ARCO TE ÓRICO

A. Amplificador en Fuente Común
También conocido como amplificador de fuente a tierra, esta
configuración es una de las mas usadas para acondicionar una
señal en AC. En esta configuración se garantiza un acople
adecuado de la entrada en AC a la Compuerta o Gate del
MOSFET y la lectura de la salida en AC desde el Drenaje o
Drain mediante condensadores de baja frecuencia, es decir de
alta capacitancia, que a una frecuencia suficientemente alta se Figura 2: Polarización en DC inestable.
comportan como impedancias muy pequeñas.
De igual forma que con cualquier aplicación de los MOS- La implementación de una segunda resistencia en Gate
FETs, es necesario garantizar una polarización adecuada de proporciona una mayor estabilidad al circuito ante cambios en
este dependiendo del modo de operación requerido para la ID , al fijar VG por medio de un divisor de tensión, como en la
2

topologı́a de la derecha de la figura 1. Para este fin de mantener Y la ganancia general estará dada por:
estable la ganancia, es importante garantizar una ID constante. RG
Una forma directa de hacerlo, es polarizando el transistor con Av = − gm (ro ||RD ||RL ) (3)
RG + Rsig
una fuente de corriente en el Source. Ya que la ganancia de
un Source Común se puede ver significativamente degenerada B. Efecto Cuerpo
por la presencia de una resistencia alta en el Source, esto El canal de conducción generado al aumentar la tensión vGS
se puede mitigar acoplando este terminal a tierra en AC con por encima de Vt es el que permite el paso de la corriente IDS
un condensador de baja frecuencia. Esta topologı́a común se a través del transistor. Sin embargo, esto asume que el terminal
muestra en la figura 3. Source y el Cuerpo (Body) del transistor se encuentran al
mismo potencial. Cuándo VSB 6= 0, el potencial de umbral
Vt necesario para generar un canal de conducción cambia, y
se ve modulado por VSB , con relación al ancho de la región
de agotamiento φF P y a una constante de construcción del
dispositivo γ, de tal forma que:

VGS = Vov + Vt + ∆Vt

p p
∆Vt = γ( 2φ + |VSB | − 2φ)

IV. P ROCEDIMIENTO
En esta práctica se diseñó, simuló, y se realizó el montaje
experimental de un amplificador de Source Común polarizado
con una fuente de corriente de tipo espejo, previamente
Figura 3: Amplificador de Source Común polarizado con una diseñada y analizada en el laboratorio anterior. Posteriormente
Fuente de Corriente se compararon los valores de resistencias, tensiones y corri-
entes de la polarización DC, el desempeño de la ganancia
de voltaje del amplificador, y las resistencias de entrada y
Gracias a la definición de la reactancia capacitiva, a una
salida en las implementaciones, y se analizaron los resultados
frecuencia suficientemente alta y con capacitancias de valores
obtenidos.
suficientemente grandes, la polarización en DC se mantiene
estable y no se ve afectada por el comportamiento en AC. A. Diseño
Estas capacitancias usadas normalmente se encuentran en el
El montaje planteado para el diseño del amplificador fue el
orden de los µF .
siguiente:
Este circuito podrı́a ser visto de otra forma, ya que se
sabe que el MOSFET puede reemplazarse por su modelo
equivalente para el análisis circuital. Entonces, para el análisis
en AC podemos estudiar el circuito anterior de la siguiente
forma:

Figura 4: Amplificador de Source Común con el modelo

equivalente del MOSFET.

Con lo que podemos obtener la siguiente ecuación para la

ganancia:
vout
Av0 = = −gm (ro ||RD ) (1)
vin
Teniendo en cuenta la resistencia de carga obtenemos:
Figura 5: Amplificador Source Común Polarizado con Fuente
Av0 = −gm (ro ||RD ||RL ) (2) de Corriente.
 3

Con el criterio estipulado de IDS = 30µA en el transistor

que realiza la amplificación, y conociendo los valores de VDD
caracterización del NMOS ALD1106 con K = 398.8µA/V 2 y = VRD = VDS2 = VDS1
3
Vt = 0.742V , y tomando en cuenta el efecto de modulación de = 5.13V /3 = 1.71V
canal con VAN = 13.537V , y el efecto cuerpo estudiado con
1.72V
γ = 0.85 yφ = 0.9V , se calculan los valores de las tensiones y RD = = 57kΩ
resistencias requeridas para una polarización adecuada en DC, 30µA
que a su vez garantice un desempeño apropiado en AC. Por Y, por último, teniendo la caracterización del NMOS
último, se calcula con estos valores la resistencia de entrada ALD1106 con la corriente IDS2 = ID = 30µA, obtenemos
y de salida, ası́ como la amplificación en banda media. para la polarización de M 2:

r
B. Simulación ID
Vov =
En la simulación del amplificador se monta el circuito ante- sK
riormente diseñado, se verifica que las tensiones y corrientes 30µA
de la polarización DC estén en un rango suficientemente cer- = = 0.274V
398.8µA/V 2
cano a las calculadas. Posteriormente, se verifica la impedancia
VGS = Vov + Vt + ∆Vt
de entrada hallando la relación en AC de viin
in
, y la impedancia p p
vout ∆Vt = γ( 2φ + |VSB | − 2φ) = 0.452V
de salida midiendo la relación en AC iout con la entrada
vin = 0, utilizando una fuente de prueba en AC en la salida. VGS = 1.467V
Por último, se halla la ganancia en banda media vvout in
y se
verifica la banda de frecuencia en la cual se pueden hacer las Con este valor de VGS , y usando para el divisor de tensión
pruebas en el circuito en la sección experimental. entre R1 y R2 un potenciómetro de precisión o trimmer de
RT = R1 + R2 = 1.977M Ω, obtenemos:
C. Implementación
En la práctica se realiza el montaje del circuito con todas las VG = VGS + VS = 3.177V
resistencias obtenidas anteriormente. Se miden las tensiones R2 VG
= = 0.619
entre los terminales del transistor M2, la corriente ID y las R1 + R2 VDD
tensiones del circuito para verificar la polarización en región R2 = 1.224M Ω
de saturación. Posteriormente, se observa la amplificación en R1 = 753kΩ
banda media vvoutin
en una frecuencia que se encuentre dentro
del ancho de banda obtenido en la simulación. Por último, se Después de hallar todos los valores de las resistencias, se
mide la impedancia de entrada utilizando un potenciómetro obtuvo el siguiente circuito:
en serie con la entrada, se observa la amplitud de la señal
de salida y se ajusta el potenciómetro hasta obtener la mitad
de la amplitud en la salida, con lo cual Rin = Rpot (vout =
1
2 vout−0 ); y la impedancia de salida se mide utilizando un
potenciómetro en la salida, se observa la amplitud de la señal
de salida y se ajusta el potenciómetro hasta obtener la mitad
de la amplitud en la salida, con lo cual Rout = Rpot (vout =
1
2 vout−0 ).

V. R ESULTADOS Y A N ÁLISIS
A. Diseño
El único criterio de diseño estipulado fue que se cumpliese
que IDS = 30µA en el transistor que realiza la amplificación.
Gracias a esto, se puede utilizar el diseño e implementación
de la fuente de corriente espejo que se utilizó para la práctica
anterior de este valor [2]. De esta manera, se utiliza el mismo
valor de RREF que en la práctica pasada, RREF = 137.3kΩ, Figura 6: Circuito obtenido
de tal forma que VGS−REF = 1.02V , y IDS−2 = 30µA.
De la misma forma que en el laboratorio anterior, la fuente Con este, podemos estimar parámetros relevantes de su de-
DC usada proviene de los 5V nominales de la salida de un sempeño en AC, como su ganancia de voltaje y las resistencias
Arduino UNO, dónde experimentalmente se comprueba que de entrada y salida (tomando a RL = 10M Ω, que es la
VDD = 5.13V . Con esta fuente, el siguiente criterio de diseño resistencia de entrada de la sonda utilizada), que las podemos
utilizado fue que, en DC, se cumpliese, que: calcular de la siguiente manera:
4

ambas con un comportamiento totalmente resistivo en la banda

2ID de amplificación.
gm = = 218.4mA/V
Vov
r0 = 451.2kΩ Estas mediciones son realizadas al medir la salida directa-
mente en el amplificador, sin embargo, para medir la salida
Av = −gm (RD ||r0 ||RL ) = −10.55V /V Vout en la práctica se emplea una sonda atenuadora acoplada
Rin = R1 ||R2 = 456.18kΩ a un osciloscopio HANTEK 6104BD, sistema que se puede
Rout = RD ||r0 = 50.6kΩ modelar de la siguiente manera:

Es importante aclarar que la fuente de corriente espejo usada

funciona de manera adecuada para un rango de resistencias de
carga de hasta 200kΩ. La resistencia de carga para la fuente
de corriente se verificó para garantizar que no excediera este
lı́mite, de la siguiente manera:

r0 + RD
RL−CS = = 5097Ω ≤ 200kΩ
1 + gm r0
A continuación, verificaremos el desempeño de este diseño
en simulación y montaje experimental.

B. Simulación Figura 8: Circuito equivalente de la sonda

Se implementó el circuito de la figura 6 en LTSpice con
la fuente vin = 0 para verificar la polarización en DC,
comenzando por la fuente de corriente. En RREF tenemos
VRREF = 4.12, por lo tanto VGS−REF = VGS−1 = 1.01V
y por la salida de la fuente de corriente y en el transistor vosc
Al observar en análisis AC la relación vout , obtenemos la
principal M2 ID = 30.02µA. En M2, además, tenemos siguiente gráfica:
VG = 3.176V , VGS = 1.551V y VDS = 1.721V , lo que
garantiza la saturación. Además para garantizar el criterio de
VDD /3 se midieron VS = 1.625V y VRD = 1.784V .
Con esta polarización en DC, podemos pasar a medir,
por medio de un análisis en AC con la instrucción .ac, la
amplificación Av = vout /vin del circuito diseñado, que se ve
de la siguiente manera:

Figura 9: Relación vosc contra vout

Figura 7: Relación vout contra vin

De la anterior gráfica podemos afirmar que el sistema de
Es decir, se obtiene una ganancia de 21, 616dB = medición modelado se comporta como un atenuador de -
12, 044V /V con una frecuencia de corte alta en fH ≈ 20dB, es decir un factor de atenuación de 10, tal como su
1.5M Hz con el diseño obtenido, lo que se acerca mucho a los especificación de x10 indica, con un efecto despreciable de
10, 55V /V obtenidos en la teorı́a e incluso los supera. Adi- filtro pasa-bajos en una frecuencia de corte en el orden de los
cionalmente, es necesario verificar la impedancia de entrada kHz, demostrado por su pequeño atraso en fase. Teniendo en
y de salida, por medio de los métodos descritos en la sección cuenta este sistema de medida, la ganancia total vista por el
de procedimiento. La impedancia de entrada se observó en osciloscopio vvosc
in
, con la atenuación de x10, se observa en la
Zin = 466.2kΩ y la impedancia de salida en Zout = 51.03kΩ, siguiente gráfica:
 5

La corriente de polarización medida en serie en la salida de la

fuente fue de ID = 31µA, sin embargo, esta medida se puede
precisar tomando VRD = 1.723V , en la resistencia de 57.1kΩ
con lo que se ratifica que ID = 30.175µA.
La tensión en el Gate VG se intentó medir con el cir-
cuito energizado, sin embargo el resultado obtenido no es
lógico, ya que la resistencia interna del multı́metro usado
es de aproximadamente 1M Ω en medición de voltaje, lo
que interfiere con la medición en resistencias de ese mismo
orden. Sin embargo, las resistencias utilizadas en el divisor
de tensión del Gate se lograron ajustar hasta R1 = 755kΩ y
R2 = 1230kΩ, lo que permitió obtener VG = 3.1788V . Los
Figura 10: Relación vosc contra vin voltajes medidos en el transistor fueron de VGS = 1.381V ,
VDS = 1.667V y VDG = 0.091V , que se logran acercar a los
utilizados para el diseño y principalmente garantiza que M 2
Es decir, el osciloscopio observa una ganancia global de
se encuentra en saturación. Es necesario tener en cuenta que
1.616dB = 1.204V /V , que en la práctica se compensa inter-
los voltajes medidos en el transistor también pudieron haberse
namente multiplicando las mediciones por 10. Por último, para
visto ligeramente alterados por la resistencia del voltı́metro,
esta ganancia global, se varió la resistencia RD en un barrido
ya que r0 ∼ 450kΩ.
desde 10kΩ a 100kΩ con la instrucción .step param, y se
Con la polarización en DC correctamente establecida, se
observó una variación en la ganancia de la siguiente manera:
procede a verificar la amplificación en banda media. Se utilizó
10 -120° una señal de 20mV de amplitud a 20kHz en la entrada,
-140°
|𝐴𝑣| 10𝑘Ω |𝐴𝑣| 12.59𝑘Ω acoplada por una capacitancia de valor alto al gate del transis-
5 |𝐴𝑣| 15.85𝑘Ω |𝐴𝑣| 19.95𝑘Ω
tor. En el osciloscopio se observó la entrada y la salida ambas
-160° |𝐴𝑣| 25.12𝑘Ω |𝐴𝑣| 31.62𝑘Ω
atenuadas x10:
0
|𝐴𝑣| 39.81𝑘Ω |𝐴𝑣| 50.12𝑘Ω
-180°

|𝐴𝑣| 63.1𝑘Ω |𝐴𝑣| 79.43𝑘Ω 25

-5 -200°
|𝐴𝑣| 100𝑘Ω ∠𝐴𝑣 10𝑘Ω 20
Av (dB)

-220° ∠𝐴𝑣 12.59𝑘Ω ∠𝐴𝑣 15.85𝑘Ω

-10
15
∠𝐴𝑣 19.95𝑘Ω ∠𝐴𝑣 25.12𝑘Ω
-240° 10
∠𝐴𝑣 31.62𝑘Ω ∠𝐴𝑣 39.81𝑘Ω
-15
5
𝑣 (𝑚𝑉)

-260°
∠𝐴𝑣 50.12𝑘Ω ∠𝐴𝑣 63.1𝑘Ω

0
∠𝐴𝑣 79.43𝑘Ω ∠𝐴𝑣 100𝑘Ω
-20 -280°
1E+01 1E+02 1E+03 f (Hz) 1E+04 1E+05 1E+06 1E+07
-5

-10
Figura 11: Ganancia total
-15

-20
Con esto obtenemos una ganancia máxima del amplificador 𝑣𝑖𝑛 𝑣𝑜𝑢𝑡

de hasta vvosc = 5, 272dB = 1, 835V /V , que es lo mismo que

vout in
Figura 12: Señal de entrada y amplificación atenuada x10 en
vin = 25, 27dB = 18, 35V /V al compensar la atenuación
de la sonda multiplicando por 10 la ganancia, cuando RD = vosc con vin = 20mVP @20kHz
100KΩ. Esta ganancia mayor se da a costa de una frecuencia
de corte alto un poco menor, de al rededor de fH ≈ 850M Hz. Con el diseño planteado, entonces, obtenemos una am-
Se realizó esta simulación para barridos en un dominio de plificación total compensada de 9.876V /V = 19.892dB en
hasta RD ≤ 200kΩ, y se encontró que la ganancia máxima 20kHz, lo que dista en menos de 2dB de la amplificación
absoluta se encuentra muy cerca del resultado anterior, de calculada, y de la obtenida en simulación.
Seguido de esto, se utilizó un trimmer de 2M Ω para
hasta 5.466dB = 1.876V /V con RD = 103.5kΩ; y además,
determinar experimentalmente la resistencia de entrada, por
a partir de 105kΩ se comienza a perder la condición de
medio del procedimiento anteriormente descrito. La amplitud
saturación y la ganancia rápidamente se cae con ello.
de la salida se cae a la mitad cuando Rtrm = 417kΩ, por
lo que la impedancia de salida debe tener una magnitud de
C. Implementación |Zin | ≈ 417kΩ. Esto se acerca mucho a la calculada en el
Se realizó el montaje fı́sico del circuito diseñado en la análisis teórico y en la simulación. Por último, la resistencia de
figura 6, utilizando las resistencias calculadas y ajustando sus salida se determina usando un trimmer de 100kΩ, en cuyo caso
valores de manera precisa empleando trimmers. La fuente la amplitud de la salida se cae a la mitad con una resistencia
DC utilizada, como se mencionó anteriormente, fue la salida de 42.1kΩ, por lo tanto, |Zout | ≈ 42.1kΩ.
de 5V de un Arduino UNO, que genera realmente entre Es importante mencionar que inicialmente se podı́a apreciar
5.12 − 5.14V . Inicialmente se verificó la polarización en DC, una componente de ruido significativa tanto en la entrada
con el generador desconectado. En la fuente de corriente se como en la salida, con una frecuencia de aproximadamente
observó que VRREF = 4.14, por lo que IREF = 30.175µA. 1.65kHz, lo que no permitı́a observar la amplificación ni
6

las resistencias de entrada y salida correctamente. Después la tarjeta; sin embargo, una condición de funcionamiento
de realizar una serie de mediciones con el fin de indagar el imprevista dentro del modelo fue el ruido proveniente de
origen de esta perturbación, se encontró que provenı́a de la la fuente. Inicialmente esto suscitó una búsqueda por el
fuente DC del Arduino, que contenı́a una componente de ruido origen del ruido, y posteriormente la necesidad de incluir
de hasta 8mVP P en esta frecuencia. Esto se corrigió con un un nuevo elemento (perturbación de frecuencia fija) al
filtro pasa-bajos RC simple que permitı́a polarizar el circuito modelo planteado para realizar su corrección (filtro pasa-
con una fuente DC estable, que permitió que todos los análisis bajos) y mejorar el desempeño del diseño. Gracias a este
anteriores en AC se pudieran realizar adecuadamente. ejercicio se evidenció la importancia del mejoramiento
Para finalizar, se presenta una comparación del desempeño continuo de los modelos mediante el estudio de los prob-
del amplificador en las 3 etapas del laboratorio: lemas que surgen y sus causas, con el fin de complejizar
el modelo estudiado y adaptar las soluciones diseñadas a
Parámetro Diseño Simulación Err(%) Práctica Err(%)
estos hallazgos.
ID (µA) 30.00 30.02 0.07% 30.18 0.60%
VDS (V ) 1.710 1.721 0.64% 1.667 2.51% • En el diseño de amplificadores de una sóla etapa es
VGS (V ) 1.467 1.551 5.73% 1.381 5.86% común encontrarse con un trade-off entre una ganancia
VG (V ) 3.177 3.176 0.03% 3.179 0.06% alta y un ancho de banda amplio para su funcionamiento,
Rin (kΩ) 456.2 466.2 2.19% 417.0 8.59%
Rout (kΩ) 50.60 51.03 0.85% 47.20 6.72%
lo cuál se comprobó al realizar el barrido con la resisten-
Av (dB) 20.47 21.62 5.62% 19.89 2.83% cia RD . Este análisis demostró que la ganancia de una
topologı́a, caracterización y polarización especı́fica de un
amplificador de MOSFET en source común tiene una
VI. C ONCLUSIONES ganancia máxima que se alcanza con un RD suficiente-
• En este laboratorio se logró implementar un ampli- mente alto, y que al aumentarlo más allá de dicho punto
ficador de source común basado en MOSFETs inte- se pierde progresivamente la condición de saturación, ası́
grados cumpliendo unos requerimientos de diseño pre- cómo la amplitud máxima para vin comienza a disminuir.
establecidos, gracias a una previa caracterización precisa
del dispositivo y a partir de un riguroso proceso de R EFERENCIAS
calibración del diseño. Esto permitió obtener resultados [1] A. S. Sedra y K. C. Smith., Circuitos Microelectrónicos Cuarta Edición,
apropiados y parámetros de desempeño bien dentro de México, DF, Ed Oxford, 1999.
los rangos esperados. [2] Linares, Sebastian, Martinez, Daniel F., Práctica 2: Diseño de Fuentes de
Corriente NMOS y PMOS, Laboratorio de Electrónica Análoga II, Facultad
• Todo dispositivo de medición afecta a la medida toma, de Ingenierı́a, Universidad Nacional de Colombia, 2020.
de una manera particular dependiendo de su principio de
medición. Este efecto de observador debe ser tomado en
cuenta en las mediciones que se toman, para poder inter-
pretarlas de manera correcta. En este orden de ideas, es
importante determinar cuándo este efecto de observador
genera una afectación significativa, como fue el caso en
la medida de la tensión VG de manera directa en el
desarrollo experimental, y cuándo se pueden diseñar otros
métodos de medición que mitiguen este efecto, y por lo
tanto, reduzcan la incertidumbre de medición, cómo por
ejemplo al medir VG de manera indirecta calculándolo a
partir del divisor de tensión generado en VDD por R1 y
R2 .
• Otro ejemplo claro del efecto de observador se presenta
en la medición de las tensiones entre los terminales de los
transistores, debido a la alta impedancia entre estos. En
este caso la forma más apropiada de mitigar el efecto
y reducir la incertidumbre es midiendo las tensiones
en los otros elementos de la malla para determinarlos
usando la Ley de Kirchhoff de Voltaje. Sin embargo,
si lo que se está intentando determinar con éstos es el
cumplimiento de las condiciones de saturación, resulta
innecesario realizar este cálculo con tanta precisión.
• Las fuentes de tensión o corriente utilizadas en esta
clase de circuitos de precisión deben ser acondicionadas
adecuadamente para su uso, como fue el caso de la fuente
de tensión del Arduino. Fue posible utilizar esta fuente en
primer lugar debido a que el consumo de corriente total
del diseño no supera el lı́mite de 200mA de la salida de