CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

Compuertas Lgicas Bsicas Andrea Jaramillo y Adrian Escalona Profesor Fernando Mndez. Grupo BD 01-08-2011 Laboratorio de Circuitos Digitales I. Corporacin Universitaria de la Costa, Barranquilla Compuertas lgicas bsicas: Resumen Previo a la explicacin brindada por el docente, procedemos a realizar la experimentacin correspondiente. Durante este laboratorio vimos las compuertas lgicas bsicas AND, OR y NOT. Con cada una de ellas y con sus respectivas inversas NAND and NOR, pusimos a prueba cada funcin lgica bsica con ayuda de una protoboard. Palabras claves Compuertas lgicas bsicas, AND, OR, NOT, NAND y NOR Abstract Prior to the explanation that was given by the teacher, we proceed to perform the experimentation. During this lab we saw the basic logic gates AND, OR & NOT. With each of them and their respective inverses NAND and NOR, we tasted each basic logic function using a breadboard. Keywords Basic logic gates, AND, OR, NAND & NOR Introduccin Las compuertas lgicas son dispositivos que operan con ciertos estados lgicos: Entrada Procesamiento Salida. Cada una de las compuertas lgicas se les representa mediante un Smbolo, y la operacin que realiza (Operacin NOT, lgica) se corresponde con una tabla, llamada Tabla de Verdad. Los elementos bsicos de cualquier circuito digital son dichas compuertas lgicas. Y es por ello que en la siguiente prctica de laboratorio se estudiarn las funciones lgicas bsicas de las compuertas and (y), or (o), inversor, (no), nand (no-y) y nor (no-o) y estudiar la representacin de estas funciones por medio de tablas de verdad, diagramas lgicos y lgebra boolena. Marco Terico
Datos de entrada Compuerta lgica Datos de salida

Compuertas AND:

Figura 2.1. Tabla de verdad AND Extrada de:http://www.blog.denivel.com/adrian/files/2011 /03/fdbv.jpg, 06-08-2011

La puerta lgica Y, ms conocida por su nombre en ingls , realiza la funcin booleana de producto lgico. Su smbolo es un punto ().

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

Compuertas OR:

Compuertas NOR:

Figura 2.5. Tabla de verdad NOR Figura 2.2. Tabla de verdad OR. Extrada de:http://3.bp.blogspot.com/_fzhORzQdDoY/SlS WLV-X61I/AAAAAAAAABg/uziLovbZ7u4/s320/ Compuerta+Or.jpg, 06-08-2011

1. Objetivos a. Estudiar las funciones lgicas bsicas and (y), or (o), inversor, (no), nand (no-y) y nor (no-o) b. Estudiar la representacin de estas funciones por medio de tablas de verdad, diagramas lgicos y lgebra boolena. 2. Desarrollo Experimental Materiales: 1. Voltmetro 2. Fuente de alimentacin 3. Conectores 4. Protoboard 5. I.C. tipo 7400 6. I.C. tipo 7402 7. I.C. tipo 7404 8. I.C. tipo 7408 9. I.C. tipo 7420 10. I.C. tipo 7432 11. I.C. tipo 7451

La puerta lgica O, ms conocida por su nombre en ingls , realiza la operacin de suma lgica. Compuertas NOT:

Figura 2.3. Tabla de verdad NOT. Extrada de:http://1.bp.blogspot.com/_2p7aGFE4yc4/Ssl PzTvsaaI/AAAAAAAAABA/VSHyzDWLMsA/s32 0/compuerta+not.jpg, 06-08-2011

La puerta lgica NO (NOT en ingls) realiza la funcin booleana de inversin o negacin de una variable lgica.

Compuertas NAND:

Figura 2.4. Tabla de verdad NAND Extrada de:http://imagenes.mailxmail.com/cursos/image nes/7/9/compuertas-logicascombinadas_23897_3_1.jpg, 06-08-2011

Figura 4.0 Imgen capturada en el laboratorio con los materiales empleados en las experiencias, 01-08-2011

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

Primera experiencia:
Vcc 5V +V S1 L1

Vcc 5V +V S1 L1

1
S2

74LS08

1
S2

74LS32

2
Figura 4.3. Compuerta Y (AND) IC tipo 7408

Figura 4.1. Compuerta O (OR) IC 7432

Cuarta experiencia:
Vcc 5V +V S1 L1

Para hacer las mediciones: 1.- Se llevaron los interruptores de entrada a potencial de tierra, 0 V y se midi el voltaje de salida (terminal 3). 2.- Se llev el interruptor conectado al terminal 2 a +5 voltios y se midi el voltaje de salida. 3.- Se llev el interruptor conectado al terminal 1 a +5V y el conectado al terminal 2 a 0 voltio, y se midi el voltaje de salida (terminal 3). 4.- Se llev el interruptor conectado al terminal 2 a +5volt y se midi el voltaje de salida. 5.Se procede de acuerdo a los datos requeridos a hacer el mismo procedimiento en cada experiencia. Segunda experiencia:

1
S2

7432

3 5

7404

Figura 4.4. Compuerta OR+NOT=NOR IC tipo 7432 y 7404

Quinta experiencia:
Vcc 5V +V L1 S1

2
S2

7402

Figura 4.5. Compuerta NOR (NO-0) IC tipo 7402

VCC 5V +V S1 74LS04

L1

Figura 4.2. Compuerta NO (NOT) IC 7404

Vcc 5V +V Sexta

experiencia:
L1 7400

Tercera experiencia:

S1

1
S2

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

Pin 1 0 0 +5
Figura 4.6. Compuerta NAND (NO Y) IC tipo 7400

Pin 2 0

Pin 3 0.107 4.5

+5 4.41 0 4.58 +5

+5

Tabla 5.1E. Clculos experimentales de salida compuerta o (or) IC 7432

Sptima experiencia:
Vcc 5V +V L1 S1 S2 S3 S4

Segunda experiencia: Pin 1 0 Pin 2 3.8 0.014

2 4

1 5

7420

+5

Tabla 5.2E. Clculos experimentales compuerta no (not) IC 7404

Tercera experiencia:
Figura 4.7. Compuerta entradas IC tipo 7420 NAND de cuatro

Pin 1 0 0

Pin 2 0 +5 0 +5

Pin 3 0.155 0.156 0.058 4.47

Octava experiencia:
V + c c 5 V S S S S 1 2 3 4 2 3 4 5 7 4 5 1 6 L 1

+5 +5

Tabla 5.3E. Clculos experimentales compuerta Y (AND) IC tipo 7408

Figura 4.8. Compuerta AND-OR invert IC tipo 7451

Cuarta experiencia: 3. Clculos Primera experiencia:

7432

7404

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

Pin 1 0 0 +5 +5

Pin 2 0 +5 0 +5

Pin 6 3.827 0.176 0.176 0.176

A 0 +5 +5 +5 +5 +5

B 0 0 0 +5 +5 +5

C 0 0 +5 0 +5 +5

D 0 0 0 0 0 +5

Y 4.53 4.48 4.38 0.132 0.132 0.126

Tabla 5.4E. Clculos experimentales de compuerta OR+NOT=NOR IC tipo 7432 y 7404

Quinta experiencia: Pin 3 0 0 +5 +5 Pin 2 0 +5 0 +5 Pin 1 4.65 0.117 0.117 0.103

Tabla 5.8E. Clculos experimentales compuerta AND-OR invert IC tipo 7451

4. Resultados Niveles lgicos: 1= >2,5 voltios 0 = <1,0 voltios Primera experiencia: Pin 1 0 0 Pin 2 0 1 +5 1 +5 +5 0 1 +5
Tabla 6.1R. Resultados de salida compuerta o (or) IC 7432

Tabla 5.5E. Clculos experimentales compuerta NOR (NO-0) IC tipo 7402

Pin 3 0

Sexta experiencia: Pin 1 0 0 +5 +5 Pin 2 0 +5 0 +5 Pin 3 4.58 4.5 4.75 0.178

Segunda experiencia: Pin 1 0

Tabla 5.6E. Clculos experimentales compuerta NAND (NO Y) IC tipo 7400

Pin 2 1 0

Sptima experiencia:
Pin 1 0 +5 +5 +5 +5 Pin 2 0 0 +5 +5 +5 Pin 4 0 0 0 +5 +5 Pin 5 0 0 0 0 +5

+5

Tabla 6.2R. Resultados de compuerta no (not) IC 7404

Tercera experiencia: Pin 1 0 0 Pin 2 0 +5 Pin 3 0 0

Tabla 5.7E. Clculos experimentales de compuerta NAND de cuatro entradas IC tipo 7420

Octava experiencia:

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

+5 +5

0 +5

0 1

+5 +5 +5

+5 +5 +5

0 +5 +5

0 0 +5

1 1 0

Tabla 6.3R. Resultados de compuerta Y (AND) IC tipo 7408

Cuarta experiencia:

Tabla 6.7R. Resultados de compuerta NAND de cuatro entradas IC tipo 7420

7432 Pin 1 Pin 2 0 0 +5 +5 0 +5 0 +5

7404 Pin 6 1 0 0 0
1 2 3 4 5 6

Octava experiencia: A 0 +5 +5 +5 +5 +5 B 0 0 0 +5 +5 +5 C 0 0 +5 0 +5 +5 D 0 0 0 0 0 +5 Y 1 1 1 0 0 0

Tabla 6.4R. Resultados de compuerta OR+NOT=NOR IC tipo 7432 y 7404

Quinta experiencia: Pin 3 0 0 +5 +5 Pin 2 0 +5 0 +5 Pin 1 1 0 0 0

Tabla 6.8R. Resultados de compuerta AND-OR invert IC tipo 7451

5. Conclusin a. Teniendo en cuenta los datos de la tabla 5.1E y la tabla de verdad 6.1.R Qu tipo de compuerta es el IC7432? De acuerdo a los datos es una compurta OR. Tiene dos entradas.

Tabla 6.5R. Resultados de compuerta NOR (NO-0) IC tipo 7402

Sexta experiencia: Pin 1 0 0 +5 +5 Pin 2 0 +5 0 +5 Pin 3 1 1 1 0

b.

Acorde con la tabla 5.2E y la tabla de verdad 6.2R. Explique qu entiende por inversor?
A B
Figura 7.10

Tabla 6.6R. Resultados de compuerta NAND (NO Y) IC tipo 7400

Sptima experiencia:
Pin 1 0 +5 Pin 2 0 0 Pin 4 0 0 Pin 5 0 0 Pin 6 1 1
1

Inversor segun la RAE es lo que cambio o sustituye por sus contrarios, la posicin, el orden o el sentido de las cosas. En este caso el inversor cambia un nivel lgico al nivel opuesto. En trminos de bits, cambia un 1 por un o, y un o por 1. 1
Fundamentos de sistemas digitales, Thomas L. Floyd, edicin 9, p. 124 prrafo 1.

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

Cul es la funcin lgica que se cumple entre A, B y C figura 7.10? La funcin lgica que se cumple es algebraicamente conocida como multiplicacin lgica, propia de la compuerta lgica AND . Donde A.B=C.

c.

es el terminal 6. La ecuacin booleana es 4.5 = 6 para las respuestas use la tabla 7.2D Paso 4-1 4-2 4-3 4-4 4-5 Ecuacin Booleana

1+2 = 3 1= 1. 2 = 3 =6 . =1

d.

Cul es la funcin lgica que se cumple entre A,B y D figura 7.10?

La funcin lgica que se cumple es algebraicamente conocida como multiplicacin lgica, conocida como NAND, compuerta lgica que actua de manera completamente contraria a AND. Donde =C.

4-6

=3

e.

Escriba la tabla de verdad entre A,B,C y D de la figura 7.10 en la tabla 1.1D, use 1s y 0s A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 D 1 1 1 0

4-7
Figura 7.2 D

=6

g.

Para las respuestas observe los datos de la tabla 5.8E y 6.8R.

Tabla 7.1D

Corresponde las lneas 1,2,3; Por qu la salida Y no cambie a pesar del cambio en A y C? Si corresponden las lneas 1, 2 y 3. Y no cambia la salida a pesar de los cambios en A y D porque en la lnea 1 con la compuerta lgica Y (0.0=0), (0.0=0) pasando a la compuerta lgica NOR ( =1). En en la lnea 2 con la compuerta lgica Y (1.0=0), (0.0=0) pasando a la compuerta lgica NOR ( =1). En en la lnea 3 con la compuerta lgica Y (1.0=0), (1.0=0) pasando a la compuerta

f.

Exprese la ecuacin booleana entre la entrada y salida para cada circuito del experimento, donde las variables de entrada y salida se indican con letras, use las letras: Para los IIC donde aparece el nmero del terminal utilcelos en las ecuaciones booleanas: Ejemplo: Supngase que tenemos una compuerta AND de dos entradas los terminales de entrada son 4 y 5 y el de salida

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

lgica NOR (

=1), por lo A 4 +5 +5 +5 B +5 +5 +5 C 0 +5 +5 D 0 0 +5 Y 0 0 0

tanto no varan las lneas 1, 2 ni 3. A 1 2 3 0 +5 +5 B 0 0 0 C 0 0 +5 D 0 0 0 Y 1 1 1

5 6

h.

Compare las lneas 3 y 4 ambas tienen 1 a la entrada. Por qu Y es diferente en la lnea 4 comparada con la lnea 3? Porque el segundo pin en cada caso vara el primero conectado a 0 voltios (1.0=0) y en el segundo caso conectado a 5 voltios lo cual cambia el valor de salida (1.1=1). A B 0 +5 C +5 0 D 0 0 Y 1 0

Complete la siguiente tabla de verdad para el circuito de la figura 7.20 _ _ B 1 1 0 0 1 0 1 0

A 0 0 1 1

B 0 1 0 1

K 0 0 0 1

L 1 0 0 0

Y 0 1 0 0

3 4

+5 +5

A B - B - A
Figura 7.20

Compare las lneas 4,5,6; por qu a pesar que se adiciona un 1 en las lneas 5 y 6 no tiene efecto en Y?

K L

Porque en la lnea 4 con la compuerta lgica Y (1.1=1), (0.0=0) pasando a la compuerta lgica NOR ( =0). En la lnea 5 con la compuerta lgica Y (1.1=1), (1.0=0) pasando a la compuerta lgica NOR ( =1). En la lnea 6 con la compuerta lgica Y (1.1=1), (1.1=1) pasando a la compuerta lgica NOR ( =0), por lo tanto no varan las lneas 4, 5 ni 6.

6. Bibliografa

CORPORACIN UNIVERSITARIA DE LA COSTA, CUC DEPARTAMENTO DE CIENCIAS BSICAS FACULTAD DE INGENIERA

Marco terico, consultado en: http://rluis.xbot.es/edigital/ed01 .html, 06-08-2011

Fundamentos de sistemas digitales. Thomas L. Floyd. Novena edicin. P122.

MORRIS E. LEVINE. Teora Digital y Experimentos Usando Circuitos Digitales. Edit. Prentice- Hall, inc.