LÓGICA MATEMÁTICA Y DIGITAL Sem 5

LÓGICA MATEMÁTICA Y DIGITAL
SEMANA 5
Nombre del estudiante: Ramon Andrés Jofre Palta

Fecha de entrega: 17-09-2023
Carrera: Técnico en Automatización y control
DESARROLLO
1.
Para simplificar la expresión lógica ((𝐴 + 𝐵𝐶)(𝐷 + 𝐸𝐹))', vamos a utilizar el álgebra de
Boole y los siguientes postulados y teoremas:
1. Ley de De Morgan: (𝑋𝑌)' = 𝑋' + 𝑌'
((𝐴 + 𝐵𝐶)(𝐷 + 𝐸𝐹))'

= (𝐴 + 𝐵𝐶)' + (𝐷 + 𝐸𝐹)' [Aplicamos la Ley de De Morgan a la expresión completa]
Ahora, apliquemos la Ley de De Morgan nuevamente a cada uno de los términos:
(𝐴 + 𝐵𝐶)'
= 𝐴'𝐵𝐶' [Aplicamos la Ley de De Morgan a (𝐴 + 𝐵𝐶)]
(D + EF)'
= D'EF' [Aplicamos la Ley de De Morgan a (D + EF)]
Ahora, reemplazamos estos resultados en la expresión original:
(𝐴 + 𝐵𝐶)' + (𝐷 + 𝐸𝐹)'
= (𝐴'𝐵𝐶') + (D'EF')
Ahora, podemos simplificar aún más utilizando la Distribución:
(𝐴'𝐵𝐶') + (D'EF')
= (𝐴'𝐵 + D'EF')C' [Distribución de C']
Finalmente, podemos aplicar la Distribución nuevamente:
(𝐴'𝐵 + D'EF')C'
= (A'BC' + D'EF'C')
Así que la expresión simplificada es (A'BC' + D'EF'C').

2.
a)
La expresión que representa a este circuito es

D(C+B)’ + (D+B)’
b)
Para determinar el circuito lógico correspondiente a la expresión booleana ((AB)'+

(C+D)')', primero simplificaremos la expresión usando el álgebra de Boole y luego
diseñaremos el circuito.
Empecemos por simplificar la expresión:
((AB)'+(C+D)')' [Doble negación, lo que no cambia el valor lógico]
= ((AB)'+(C'·D')) [Aplicamos la Ley de De Morgan]
= (A'+B'+C'·D') [Aplicamos la Ley de De Morgan nuevamente]
Ahora que tenemos la expresión simplificada, podemos diseñar el circuito lógico

correspondiente.
1. Tres puertas OR (una para A', una para B', y una para C'·D').
2. Luego, conecta las tres salidas de las puertas OR a una puerta AND para obtener la
expresión final: A'+B'+C'·D'.
El circuito lógico representará la expresión booleana ((AB)'+(C+D)')'. Las tres puertas OR

están en paralelo, lo que significa que si cualquiera de las entradas es verdadera (1), la
salida de la puerta OR correspondiente será verdadera. Luego, la puerta AND se
encargará de verificar si todas estas condiciones se cumplen para dar una salida
verdadera (1).
En resumen, el circuito lógico consta de tres puertas OR en paralelo seguidas de una

puerta AND, y representa la expresión booleana simplificada A'+B'+C'·D'.
A' B' C'·D'

| | |
| | |
| | |
OR OR OR
| | |
| | |
| | |
AND (Salida)
|
|
3.
Para realizar la suma binaria de los números 101010(2) y 101101(2), debemos seguir las
reglas básicas de la suma binaria:
1. Comenzamos sumando los bits de la columna más a la derecha (el bit menos
significativo) y avanzamos hacia la izquierda.
2. Si la suma de los bits es 0, escribimos 0 en la columna de la suma.
3. Si la suma de los bits es 1, escribimos 1 en la columna de la suma.
4. Si la suma de los bits es 2, escribimos 0 en la columna de la suma y llevamos un
1 a la siguiente columna.
5. Si la suma de los bits es 3, escribimos 1 en la columna de la suma y llevamos un
1 a la siguiente columna.
Por lo tanto, la suma binaria de 101010(2) y 101101(2) es igual a 1011111(2).

REFERENCIAS BIBLIOGRÁFICAS
Iacc.cl. Recuperado el 17 de septiembre de 2023, de
https://online.iacc.cl/pluginfile.php/2715657/mod_resource/content/7/
S5_CONTENIDO_LOGMD1302.pdf?redirect=1
El diseño electrónico, E. Á. de B. se A. de F. G. en, el Análisis, D., De describir como
funcionan los circuitos, P. es U. F. C., & el Diseño, H. (s/f). Álgebra de Boole. Iacc.cl.
Recuperado el 17 de septiembre de 2023, de
https://publicaciones-api.iacc.cl/pubs/vista/2009
Negación, N. La compuerta OR, la salida hecho de que, debido a que las compuertas
estará en estado alto cuando NOR y NAND tienen una cualquier entrada o ambas estén
funcionalidad completa, y se las reconoce en estado alto. De tal manera como
COMPUERTAS UNIVERSALES, todos que sea una suma lógica los sistemas lógicos se
pueden convertir en solo puertas NOR O solo puertas NAND. Iacc.cl. Recuperado el 17
de septiembre de 2023, de https://publicaciones-api.iacc.cl/pubs/vista/2010

LÓGICA MATEMÁTICA Y DIGITAL Sem 5

Cargado por

Copyright:

Formatos disponibles

LÓGICA MATEMÁTICA Y DIGITAL Sem 5

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

LÓGICA MATEMÁTICA Y DIGITAL Sem 5

Cargado por

Copyright:

Formatos disponibles

LÓGICA MATEMÁTICA Y DIGITAL

Nombre del estudiante: Ramon Andrés Jofre Palta

1. Ley de De Morgan: (𝑋𝑌)' = 𝑋' + 𝑌'

((𝐴 + 𝐵𝐶)(𝐷 + 𝐸𝐹))'

Ahora, apliquemos la Ley de De Morgan nuevamente a cada uno de los términos:

Ahora, reemplazamos estos resultados en la expresión original:

Ahora, podemos simplificar aún más utilizando la Distribución:

Finalmente, podemos aplicar la Distribución nuevamente:

Así que la expresión simplificada es (A'BC' + D'EF'C').

La expresión que representa a este circuito es

Para determinar el circuito lógico correspondiente a la expresión booleana ((AB)'+

Empecemos por simplificar la expresión:

((AB)'+(C+D)')' [Doble negación, lo que no cambia el valor lógico]

= ((AB)'+(C'·D')) [Aplicamos la Ley de De Morgan]

= (A'+B'+C'·D') [Aplicamos la Ley de De Morgan nuevamente]

Ahora que tenemos la expresión simplificada, podemos diseñar el circuito lógico

El circuito lógico representará la expresión booleana ((AB)'+(C+D)')'. Las tres puertas OR

En resumen, el circuito lógico consta de tres puertas OR en paralelo seguidas de una

A' B' C'·D'

Por lo tanto, la suma binaria de 101010(2) y 101101(2) es igual a 1011111(2).

También podría gustarte