LCS 2016/2017

FEI-USTHB M.LICHOURI
Compteur/Décompteur Synchrone
1.2 Réalisation d’un circuit compteur/décompteur synchrone modulo 4 dans le code GRAY.

On veut concevoir un circuit séquentiel, qui grâce à une commande externe M, sélectionne une fonction parmi
deux (Fig.2), telle que pour : Init
- M = 1, le circuit compte à partir de l’état initial (0)10. Compt/Décompt
M
- M = 0, le circuit décompte à partir de l’état initial (3)10 GRAY
H >
« Bascules T »
1°) Donner la table, qui regroupe les états successifs du compteur/décompteur
ainsi que les entrées T correspondantes. Q1 . . . QN Fig.2.2
2°) Déterminer les équations des entrées des bascules T.
3°) Donner la table de vérité correspondante aux fonctions d’initialisation du circuit.
4°) Dessiner le schéma complet du circuit.
Solution :
Réponse 1 : Un compteur/Décompteur Gray Modulo 4 peut
avoir 4 états successif qui sont :
 Compteur : 0-1-2-3
 Décompteur : 3-2-1-0
En bascule T : T=Q(présent) Xor Q(future) ou la table de
transition est :

Compteur Valeur Etat Présent Valeur Etat Future Entrées T

Décompteur en En GRAY en En GRAY
Décimal Décimal
M Q1 Q0 Q1 Q0 T1 T0
0 0 0 0 1 0 1 0 1
0 1 0 1 2 1 1 1 0
0 2 1 1 3 1 0 0 1
0 3 1 0 0 0 0 1 0
1 0 0 0 3 1 0 1 0
1 1 0 1 0 0 0 0 1
1 2 1 1 1 0 1 1 0
1 3 1 0 2 1 1 0 1
Réponse 2 : T1= M xor Q0 Réponse 2 : T0=(M xor Q0)’=T1’
LCS 2016/2017
FEI-USTHB M.LICHOURI

Exercice N°1 : Concevoir un compteur synchrone binaire pur modulo 6 à l’aide de bascules « JK ».
L ‘état initial est (2)10

Réponse 1 : Un compteur binaire Modulo 6 (état initial (2)10) peut

avoir 6 états successifs qui sont :
 En décimal : 2-3-4-5-6-7
 Table de transition de bascule JK est :

Valeur
Etat Future Entrées Entrées Entrées
Valeur en Etat Présent en
En BINAIRE JK2 JK1 JK0
Décimal En BINAIRE Décimal
Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 X X X X X X X X X X
1 0 0 1 X X X X X X X X X X
2 0 1 0 3 0 1 1 0 X X 0 1 X
3 0 1 1 4 1 0 0 1 X X 1 X 1
4 1 0 0 5 1 0 1 X 0 0 X 1 X
5 1 0 1 6 1 1 0 X 0 1 X X 1
6 1 1 0 2 0 1 0 X 1 X 0 0 X
7 1 1 1 X X X X X X X X X X

Etape 2 : JK2 Etape 2 : JK1 Etape 2 : JK0

LCS 2016/2017
FEI-USTHB M.LICHOURI
Schéma Complet du Circuit :

Exercice N°2: Faire la synthèse d’un compteur synchrone, modulo 5 dans le code excédent 3.
Le système sera réalisé à l’aide de bascules « D »
Le compteur sélectionne l’une des fonctions suivantes à l’aide d’une commande externe « P », telle
que pour :
- P = 0, le compteur affiche la succession des nombres pairs
- P = 1, le compteur affiche la succession des nombres impairs

Réponse 1 : Un compteur BCD+3 Modulo 5 peut avoir 5 états successifs qui

sont En décimal :
 Si P=0: 0-2-4-6-8
 Si P=1 : 1-3-5-7-9
 Table de transition de bascule D est : D=Q(Future)

On ne fera que la partie pair ou P=0 ;

Valeur Valeur
Etat Présent Etat Future Entrées Entrées Entrées Entrées
en en
En BCD+3 En BCD+3 D3 D2 D1 D0
Décimal Décimal
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 D3 D2 D1 D0
0 0 0 1 1 2 0 1 0 1 0 1 0 1
1 0 1 0 0 X X X X X X X X X
2 0 1 0 1 4 0 1 1 1 0 1 1 1
3 0 1 1 0 X X X X X X X X X
4 0 1 1 1 6 1 0 0 1 1 0 0 1
5 1 0 0 0 X X X X X X X X X
6 1 0 0 1 8 1 0 1 1 1 0 1 1
7 1 0 1 0 X X X X X X X X X
8 1 0 1 1 0 0 0 1 1 0 0 1 1
9 1 1 0 0 X X X X X X X X X
LCS 2016/2017
FEI-USTHB M.LICHOURI
Etape 2 : D3 Etape 2 : D1

Etape 2 : D2 Etape 2 : D0

Schéma Complet du Circuit :

LCS 2016/2017
FEI-USTHB M.LICHOURI
Compteur/Décompteur Asynchrone
4.1 Synthèse de Compteur binaire asynchrone à cycle complet sur 3 bits.

La synthèse consiste à déterminer le schéma logique du circuit en répondant aux questions suivantes :

1°) Déterminer le nombre de bascules constituant le compteur à partir de son modulo et du code utilisé.
2°) Donner la table des états successifs du compteur.
3°) A partir de cette table, déterminer les horloges Hi correspondante à chaque état Qi, sachant que pour cet exemple,
les bascules évoluent sur le front descendant de leur horloge.
4°) Tracer le chronogramme du compteur à partir de l’état initial (0)10.
5°) Calculer la fréquence de chaque signal en fonction de la fréquence de l’horloge H.
Exprimer les fréquences en puissance de deux. Quelles sont vos conclusions.
6°) Réaliser le circuit à l’aide de bascules JK (Fig1.b), sensibles aux fronts descendants de l’horloge et possédants des
entrées asynchrones prioritaire Clear ( CL ) et Preset ( PR ) validées en logique négative.
7°) Réaliser le circuit à l’aide de bascules D (Fig1.c).
8°) Combien de bascules sont nécessaires pour réaliser un compteur Modulo 64 ?

J Q D Q
K
H
H > >

Fig1.b Fig1.c

Compteur binaire asynchrone à cycle complet sur 3 bits est un compteur à Modulo
8 et considère donc 3 bascules.
Voici la table des états successifs du Compteur.
Cycle Etat en
Q2 Q1 Q0
d’Horloge Décimal
1 0 0 0 0
2 0 0 1 1
3 0 1 0 2
4 0 1 1 3
5 1 0 0 4
6 1 0 1 5
7 1 1 0 6
8 1 1 1 7

 On remarque que l’état Q0 change chaque cycle de l’horloge.

 On remarque aussi que l’état Q1 change aussi à chaque fois que Q0 passe de 1 à 0.
 De même pour Q2, l’état change quand Q1 passe de 1 à 0.
Un passage de 1 à 0 signifie un front descendant.

- Donc l’horloge de Q0 est H, celle de Q1 est Q0 alors que celle de Q2 est Q1.
- Pour les entrées J et K des bascules JK, ils seront fixés à 1 car les sorties Q2, Q1 et Q0 à chaque
impulsion d’horloge effectuent une seul opération qui est le complément.
- Puisque ce compteur effectue un cycle complet, y aura pas besoin des entrées asynchrones prioritaire
Clear ( CL ) et Preset ( PR )
LCS 2016/2017
FEI-USTHB M.LICHOURI
Schéma Complet du Circuit : Bascule JK

Chronogramme :

Schéma Complet du Circuit : Bascule D

Les entrées D seront reliés à Q’ pour transmettre le complément de Q.

Compteur Binaire asynchrone cycle incomplet modulo 5 : Modulo 5 désigne 5 état donc : 0-1-2-3-4

Cycle Etat en
Q2 Q1 Q0
d’Horloge Décimal
1 0 0 0 0
2 0 0 1 1
3 0 1 0 2
4 0 1 1 3
5 1 0 0 4
6 1 0 1 0
A l’état 5(101)2 un retour à 0(000)2 est en marche donc :
 Q2 doit passer de 1 à 0, ce qui implique appliquer la commande Clear pour mettre la bascule Q2 à 0.
 Q0 doit aussi passer de 1 à 0.
 En fin, on va appliquer R=Q2’+Q1+Q0’ à l’entrée CL des trois bascules.
LCS 2016/2017
FEI-USTHB M.LICHOURI

4.4 Compteur-décompteur à cycle incomplet

Ce sont les compteurs - décompteurs modulo M ne correspondant pas à une puissance de 2

(M < 2N). C'est le cas des compteurs BCD = décimal codé en binaire où M=10, soit 10 états de 0 à 9.

1°) On vous demande de réaliser, à l’aide de bascules JK, un compteur sensible aux fronts descendant de H et dont les
caractéristiques sont les suivantes :
- Sens de comptage : compteur
- Code de sortie : binaire pur
- Type de basculement : Asynchrone
- Nombre de bits en sortie : 4 bits (Q0 étant le LSB et Q3 le MSB)
- Mode de comptage : à cycle incomplet
- Intervalle exact des valeurs de sorties: il compte de 3 à 12, puis recommence.
2°) Tracer le chronogramme des états des bascules et des signaux d’initialisation (init0) et de redémarrage d’un nouveau
cycle (init1).
3°) Réaliser le circuit de commande des entrées asynchrones prioritaires ( CL et PR ) qui permet de sélectionner le signal
init0 pour initialiser ou init1, pour le redémarrage d’un nouveau cycle.
4°) Représenter le schéma complet du compteur.
5°) à quel code correspondent les états du compteur ?

Compteur BCD+3 asynchrone à cycle incomplet sur 4 bits est un compteur à Modulo 10 et considère donc 4 bascules.
Voici la table des états successifs du Compteur.
Cycle Etat en
Q3 Q2 Q1 Q0
d’Horloge Décimal
1 0 0 1 1 0
2 0 1 0 0 1
3 0 1 0 1 2
4 0 1 1 0 3
5 0 1 1 1 4
6 1 0 0 0 5
7 1 0 0 1 6
8 1 0 1 0 7
9 1 0 1 1 8
10 1 1 0 0 9
11 1/0 1/0 0/1 1 0
LCS 2016/2017
FEI-USTHB M.LICHOURI

 On remarque que l’état Q0 change chaque cycle de l’horloge.

 On remarque aussi que l’état Q1 change aussi à chaque fois que Q0 passe de 1
à 0.
 De même pour Q2, l’état change quand Q1 passe de 1 à 0.
 Q3 aussi change d’état quand Q2 passe de 1 à 0.
Un passage de 1 à 0 signifie un front descendant.

- Donc l’horloge de Q0 est H, celle de Q1 est Q0, celle de Q2 est Q1 alors que celle de Q3 est Q2.
- Pour les entrées J et K des bascules JK, ils seront fixés à 1 car les sorties Q3, Q2, Q1 et Q0 à chaque
impulsion d’horloge effectuent une seul opération qui est le complément.
- Puisque ce compteur effectue un cycle incomplet, on aura besoin des entrées asynchrones prioritaire
Clear ( CL ) et le Preset ( PR ) pour l’état initial 0(0011)BCD+3 .
- Le compteur commence à l’état (0011) BCD+3 au lieu de (0001) donc : Init0
1- Q3 doit rester à 0.
2- Q2 doit rester à 0.
3- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0’
4- Q0 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0’

- Le compteur quand il arrive à l’état (1101) BCD+3 doit passer vers l’état initial (0011) BCD+3 donc : Init1
5- Q3 doit passer de 1 à 0. => Appliquer commande Clear=Q3’+Q2’+Q1+Q0’
6- Q2 doit passer de 1 à 0. => Appliquer commande Clear= Q3’+Q2’+Q1+Q0’
7- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3’+Q2’+Q1+Q0’
8- Q0 restera dans l’état 1.

Schéma Complet du Circuit : Bascule JK

LCS 2016/2017
FEI-USTHB M.LICHOURI

Exercice N°3:
Soit un compteur asynchrone modulo 5 dans le code excédent 3.
1/ Représenter le chronogramme des signaux Qi et de leur horloge correspondante Hi. Initialement le compteur
est à zéro.
2/ Dessiner le logigramme à l’aide de bascule JK avec J=K. Préciser le circuit combinatoire de redémarrage d’un
nouveau cycle.

Compteur BCD+3 asynchrone à cycle incomplet sur 4 bits est un compteur à Modulo
5 et considère donc 4 bascules.
Voici la table des états successifs du Compteur.
Cycle Etat en
Q3 Q2 Q1 Q0
d’Horloge Décimal
1 0 0 1 1 0
2 0 1 0 0 1
3 0 1 0 1 2
4 0 1 1 0 3
5 0 1 1 1 4
6 1/0 0/0 0/1 0/1 0

 On remarque que l’état Q0 change chaque cycle de l’horloge.

 On remarque aussi que l’état Q1 change aussi à chaque fois que Q0 passe de 1 à 0.
 De même pour Q2, l’état change quand Q1 passe de 1 à 0.
 Q3 aussi change d’état quand Q2 passe de 1 à 0.
Un passage de 1 à 0 signifie un front descendant.
Chronogramme :

- Donc l’horloge de Q0 est H, celle de Q1 est Q0.

- Pour l’horloge de Q2 c’est Q1 (Avec un changement d’état Forcé) donc celle de Q3 est Q2.
- Pour les entrées J et K des bascules JK, ils seront fixés à 1 car les sorties Q3, Q2, Q1 et Q0 à chaque
impulsion d’horloge effectuent une seul opération qui est le complément.
- Puisque ce compteur effectue un cycle incomplet, on aura besoin des entrées asynchrones prioritaire
Clear ( CL ) et le Preset ( PR ) pour l’état initial 0(0011)BCD+3 .
- Le compteur commence à l’état (0011) BCD+3 au lieu de (0001) donc : Init0
LCS 2016/2017
FEI-USTHB M.LICHOURI
1- Q3 doit rester à 0.
2- Q2 doit rester à 0.
3- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0’
4- Q0 doit passer de 0 à 1. => Appliquer commande Preset= Q3+Q2+Q1+Q0’

- Le compteur quand il arrive à l’état (1000) BCD+3 doit passer vers l’état initial (0011) BCD+3 donc : Init1
5- Q3 doit passer de 1 à 0. => Appliquer commande Clear=Q3’+Q2+Q1+Q0
6- Q2 doit rester à 0.
7- Q1 doit passer de 0 à 1. => Appliquer commande Preset= Q3’+Q2+Q1+Q0
8- Q0 doit passer de 0 à 1. => Appliquer commande Preset= Q3’+Q2+Q1+Q0

Exercice N°4: On désir réaliser un compteur asynchrone modulo 4, utilisant le code GRAY et des bascules
sensibles aux fronts descendants de l’horloge.
1/ Représenter le chronogramme des états Qi et de leur horloge Hi correspondante.
2/ Donner le logigramme à l’aide de bascules « JK ». A l’aide de bascules « D ».

Compteur GRAY asynchrone à cycle incomplet sur 2 bits est un compteur à Modulo 4 et considère donc 2 bascules.
Voici la table des états successifs du Compteur.
Cycle Etat en
Q1 Q0
d’Horloge Décimal
1 0 0 0
2 0 1 1
3 1 1 2
4 1 0 3
5 0 0 0

Chronogramme :

Du Chronogramme on remarque que le compteur retourne à l’état initial automatiquement ; ce qui nous laisse une
chose à faire est d’identifier les horloges de chaque bascule :
LCS 2016/2017
FEI-USTHB M.LICHOURI

̅̅̅̅̅̅̅̅̅̅). 𝐶𝑙𝑘 et H1= (𝑄0⨁𝑄1). 𝐶𝑙𝑘

On remarque ici que H0=(𝑄0⨁𝑄1

Schéma Complet du Circuit : Bascule JK

Référence et Outils :

1- http://www.electronics-tutorials.ws/counter/count_2.html
2- http://www.assignmenthelp.net/assignment-help/counters
3- https://www.circuitlab.com
4- http://www.falstad.com/circuit/
5- http://www.docircuits.com/circuit-editor
6- Digital Electronics Education and Design Suite Deeds: http://www.esng.dibe.unige.it/deeds/