Serie1 1

1. Donnez la fonction logique réalisée par les circuits CMOS suivants.
VCC
VCC VCC
A B C A
A B D
B
C E F
G C
A
A
D E
E
C
H
B
B
A B C D
F
C
D
2. Donnez un circuit CMOS pour réaliser les A B C T U V W X

fonctions logiques de la table de vérité suivante.
0 0 0 1 0 1 1 0
0 0 1 1 0 1 1 0
Les entrées A, B et C ne sont pas disponibles en
version inversée. 0 1 0 1 0 1 1 0
0 1 1 0 0 1 1 0
Utilisez le moins de transistors possible. 1 0 0 1 0 1 0 1
1 0 1 0 0 1 1 1
1 1 0 1 0 1 1 1
1 1 1 0 0 1 1 1
3-Mémoires PROM
3. Estimez le nombre de transistors, de diodes et de fusibles programmables utilisés dans une ROM à 16
mots de 8 bits si elle est réalisée avec un circuit CMOS.
4. Programmer le PROM suivant pour implémenter le code VHDL qui suit. Étiqueter correctement les
ports d’entrée et de sortie, et placer des boulets (•) aux intersections de lignes à relier ensemble.
library ieee; architecture arch1 of fois3 is
use ieee.std_logic_1164.all; signal temp : natural range 0 to 21;
use ieee.numeric_std.all; begin
with to_integer(n) select
-- multiplie le nombre en entrée par 3 temp <=
0 when 0,
3 when 1,
entity fois3 is 6 when 2,
port ( 9 when 3,
n : in unsigned(2 downto 0); 12 when 4,
nfois3: out unsigned(4 downto 0) 15 when 5,
); 18 when 6,
end fois3; 21 when 7,
0 when others;
nfois3 <= to_unsigned(temp, 5);
end arch1;
décodeur 4:16
m15
m14
m13
m12
A3 m11
m10
A2 m9
m8
A1 m7
m6
A0 m5
m4
m3
m2
m1
m0
D7 D6 D5 D4 D3 D2 D1 D0
5-PLA, PAL, GAL et CPLD
5. Vrai ou faux : une mémoire PROM est moins efficace, en termes du pourcentage du circuit utilisé,
qu’un circuit PLA pour implémenter la plupart des fonctions logiques. Justifiez votre réponse.
6. Soit le code VHDL suivant. Compléter le circuit PAL donné pour implémenter la fonctionnalité du
module combinatoire2. Étiqueter correctement les ports d’entrée et de sortie, et placer des boulets (•)
aux intersections des lignes à relier ensemble.
library ieee;
use ieee.std_logic_1164.all;
F0
entity combinatoire2 is
port (
x1, x2, x3 : in std_logic;
y1, y2 : out std_logic
F1
);
end combinatoire2;
architecture arch of combinatoire2 is

F2
signal p3, p4 : std_logic;
begin
y2 <= p3 or p4;
p3 <= not x1 and not x2;
p4 <= x1 and not x2 and not x3;
y1 <= x1 xor x3;
A0
end arch;
A1
A2
A3
6-Les FPGA: structure, fonctionnement et utilisation

7. À propos des FPGA
a. Donnez le diagramme général d’un FPGA; identifiez et décrivez brièvement les trois types de
composantes principales.
b. Donnez le diagramme général d’une tranche de type L d’un FPGA Artix 7 et identifiez les cinq
composantes principales. Il n’est pas nécessaire de montrer toutes les interconnexions possibles.
c. Énumérez et décrivez brièvement cinq composantes secondaires d’un FPGA.
8. Implémentez le module décrit par le code VHDL suivant avec un circuit CMOS, la ROM donnée, le
PLA donné, le PAL donné et le FPGA donné.
Étiquetez correctement les ports d’entrée et de sortie. Pour la ROM, le PLA et le PAL, placez des boulets
(•) aux intersections de lignes à relier ensemble.
Pour le FPGA, indiquer directement sur le dessin où chaque signal se situe ainsi que les interconnections
entre les blocs. Indiquer dans les tables de vérité fournies le contenu de chacune des tables de conversion
que vous utilisez.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity add3bits is
port (
Cin, X, Y : in std_logic; Cin
Cout, S : out std_logic S
);
end add3bits; X T1
T3
Y
architecture flotdonnees of add3bits is
T2 Cout
signal T1, T2, T3 : std_logic;
begin
S <= T1 xor Cin;
Cout <= T3 or T2;
T1 <= X xor Y;
T2 <= X and Y;
T3 <= Cin and T1;
end flotdonnees;
décodeur 4:16 A3 A2 A1 A0
m15
m14
m13
m12
A3 m11
m10
A2 m9
m8
A1 m7
m6
A0 m5
m4
m3
m2
m1
m0
D7 D6 D5 D4 D3 D2 D1 D0
F2 F1 F0
Solutions
1. Réponses : F = ((AB + C)  D)’; G = (ABC + EF)’; H = ((A + B + C + D)  E)’
2. Réponse
On a T = A’B’ + C’ = [(A + B)C]’. Il faut donc 6 transistors. Le réseau NMOS a A et B en parallèle, avec
la paire en série avec C. Le réseau PMOS a C en parallèle avec la paire A et B qui est en série.
Voici un circuit pour W. Il faut ajouter 2 inver-

seurs, donc 4 transistors, pour générer B’ à partir
de B et C’ à partir de C.

Serie1 1

Transféré par

Droits d'auteur :

Formats disponibles

Serie1 1

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Serie1 1

Transféré par

Droits d'auteur :

Formats disponibles

1. Donnez la fonction logique réalisée par les circuits CMOS suivants.

2. Donnez un circuit CMOS pour réaliser les A B C T U V W X

architecture arch of combinatoire2 is

signal p3, p4 : std_logic;

6-Les FPGA: structure, fonctionnement et utilisation

Voici un circuit pour W. Il faut ajouter 2 inver-

Vous aimerez peut-être aussi