CorrigéExamen 2020-2021

Année universitaire : 2020-2021
Université Abdalhafid Boussouf-Mila 2ème Année informatique

Institut des sciences et technologies Matière : Architecture des ordinateurs
Corrigé Examen Final

Exercice 1 : ( 5 pts)
On veut réaliser une mémoire modulaire de 4 modules en utilisant des boîtiers de taille 1024 mots
de 4 bits, Sachant que :
- un module contient 4 boitiers.
- Dans un module les boitiers assembler sous forme de 2 lignes et 2 colonnes.
1. Quelle est la capacité de cette mémoire ? ( 2 pts)
2. Quelle est la taille de bus d’adresse de cette mémoire ? ( 2 pts)
3. Quelle est la taille de mot de cette mémoire ? ( 1 pts)
Réponse :
1.
 Méthode 1 : la capacité de la mémoire = (capacité du boitier * Nbr des boitiers)*Nbr des
modules = ((1024* 4bits)*4)*4 = 216 bits = 213octets
 Méthode 2 : la capacité de la mémoire = la capacité du module*4

la capacité du module :
P=2= capacité du module/ capacité du boitier= capacité de module/1024
 capacité de module=1024*2=2048 mots
 la capacité de mémoire = 2048*4=8192 mots=213 mots
2. la taille de bus d’adresse de cette mémoire : on a la capacité de mémoire = 213 mots
 la taille du bus d’adresses est 13 bits (A12…A0),

3. la taille de mot de cette mémoire = la taille du mot dans le module
q=2= la taille du mot dans le module/ la taille du mot dans un boitier= la taille du mot dans le
module/ 4 la taille du mot dans le module=2*4=8 bits
1
Un ordinateur équipé d’une mémoire principale adressable en octets de 216 octets avec une taille
de bloc de 8 octets. Supposez qu’on exploite un cache à correspondance directe composé de 32
blocs sur cet ordinateur :
1. Comment une adresse mémoire 16 bits est-elle divisée? (1.5 pts)
2. Dans quel bloc du cache les octets de chacune des adresses suivantes sont-ils rangés ? ( 2 pts)
0001 0001 0011 1011
1100 0011 1011 0100
1101 0000 0111 1101
1010 1010 1010 1010
3. Supposez que l’octet dont l’adresse est 0001 1010 0001 1010 soit rangé dans le cache. Quelles
sont les adresses des autres octets rangés avec lui ? ( 2.5 pts)
4. Combien d’octets de mémoire peuvent être rangés dans le cache ? ( 1 pts)
Réponse :
1-
étiquette(8bits) Index(5bits) adresse octet(3bits)
15 8 7 3 2 0
2-
0001 0001 00111 011 Numéro de bloc= 001112=710
1100 0011 10110 100 Numéro de bloc= 101102=2210
1101 0000 01111 101 Numéro de bloc= 011112=1510
1010 1010 10101 010 Numéro de bloc= 101012=2110
3- Les adresses rangées dans le cache avec l’octet dont l’adresse est 0001 1010 0001 1010 sont :
0001 1010 0001 1000
0001 1010 0001 1001
0001 1010 0001 1011
0001 1010 0001 1100
0001 1010 0001 1101
0001 1010 0001 1110
0001 1010 0001 1111
4- La mémoire cache composé de 32 blocs de 8 octets donc :
Nombre d’octets dans le cache=32*8=256 octets.
2
Répondre par vrai ou faux et corriger les phrases qui sont fausses : vrai ( 0.5 pts)-faux ( 0.75 pts)
1- Pour réaliser l’opération de division par 2n ont utilise un registre de décalage à droite. vrai
2- Le registre de type SIPO caractérisé par des étages indépendants (ses bascules n’ont pas de
liaisons entre-elles), il est utilisé pour la mémorisation. faux
Le registre de type PIPO(Le registre de type SIPO caractérisé par la liaison entre les étages).
3- Dans l’architecture MIPS R3000, l’espace adressable est divisé en deux segments. vrai
4- Dans le mode d’Echange direct avec la mémoire le microprocesseur est complètement occupé
par l’interface d’entrée/sortie. Faux
Le microprocesseur initialiser l’échange et le contrôleur de DMA prend en charge les
différentes opérations.
5- Pour un cache associatif, l’adresse de la mémoire principale se compose de trois champs. Faux
Pour un cache associatif, l’adresse de la mémoire principale se compose de deux champs
6- L'architecture MIPS est une architecture de processeur de type CISC. Faux
L'architecture MIPS est une architecture de processeur de type RISC.
7- RIM est registre qui stock l’adresse du mot mémoire à lire ou à écrire. Faux
RAM est un registre qui stock l’adresse du mot mémoire à lire ou à écrire.
RIM est un Registre qui stock l’information lu à partir de la mémoire ou l’information à écrire
dans la mémoire.
8- Dans la mémoire entrelacée les adresses consécutives sont placées dans des blocs différents.
Vrai
9- Dans le mode d’adressage direct le champ adresse contient l’adresse de l’adresse de l’opérande.
Faux
Dans le mode d’Adressage direct Le champ adresse contient l’adresse de l’opérande.
10- EPC Registre contient l'adresse de retour (PC + 4) en cas d'exception et contient l'adresse de
l'instruction fautive en cas d’interruption (PC). Faux
EPC Registre contient l'adresse de retour (PC + 4) en cas d'interruption et contient l'adresse de
l'instruction fautive en cas d'exception (PC)
11- L’architecture RISC caractérisé par leurs instructions de taille ﬁxe et ces processeurs
possèdent de nombreux registres. vrai
12- Les exceptions sont des évènements provenant de périphériques externes. Faux
Les exceptions sont des évènements liés à une erreur de programmation
Les interruptions sont des évènements provenant de périphériques externes.

CorrigéExamen 2020-2021

Transféré par

Droits d'auteur :

Formats disponibles

CorrigéExamen 2020-2021

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

CorrigéExamen 2020-2021

Transféré par

Droits d'auteur :

Formats disponibles

Année universitaire : 2020-2021

Université Abdalhafid Boussouf-Mila 2ème Année informatique

Corrigé Examen Final

 Méthode 2 : la capacité de la mémoire = la capacité du module*4

P=2= capacité du module/ capacité du boitier= capacité de module/1024

 capacité de module=1024*2=2048 mots

 la capacité de mémoire = 2048*4=8192 mots=213 mots

2. la taille de bus d’adresse de cette mémoire : on a la capacité de mémoire = 213 mots

 la taille du bus d’adresses est 13 bits (A12…A0),

Vous aimerez peut-être aussi