Chapitre 1

Circuits Séquentiels

Contents
1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.1.1 Exemple . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.1.2 Système séquentiel . . . . . . . . . . . . . . . . . . . . . . 2
1.1.3 Notion de séquence . . . . . . . . . . . . . . . . . . . . . . 3
1.2 Système asynchrones et synchrones . . . . . . . . . . . . 3
1.2.1 Systèmes asynchrones . . . . . . . . . . . . . . . . . . . . 3
1.2.2 Systèmes synchrones . . . . . . . . . . . . . . . . . . . . . 3
1.2.3 Notion d’horloge . . . . . . . . . . . . . . . . . . . . . . . 3
1.3 Les Bascules asynchrones . . . . . . . . . . . . . . . . . . . 4
1.3.1 La bascule RS . . . . . . . . . . . . . . . . . . . . . . . . 4
1.3.2 La Bascule JK . . . . . . . . . . . . . . . . . . . . . . . . 5
1.3.3 La bascule D (Data) . . . . . . . . . . . . . . . . . . . . . 7
1.3.4 La bascule T . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.4 Les bascules synchrones . . . . . . . . . . . . . . . . . . . 8
1.4.1 Bascule RSH . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.4.2 Bascule JKH . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.4.3 Bascule JK active au front montant ou descendant . . . . 10
1.4.4 Bascule avec entrée de forçage . . . . . . . . . . . . . . . 10
1.4.5 Bascule DH . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.4.6 Bascule TH . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.5 Les compteurs . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.5.1 Définition . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.5.2 Compteurs asynchrones . . . . . . . . . . . . . . . . . . . 13
1.5.3 Les compteurs synchrones . . . . . . . . . . . . . . . . . . 14
1.6 Les registres . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.6.1 Définition . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
1.6.2 Les registres de mémorisation . . . . . . . . . . . . . . . . 20
1.6.3 Les registres à décalage . . . . . . . . . . . . . . . . . . . 21

1
2 1. CIRCUITS SÉQUENTIELS

1.1 Introduction
Un circuit combinatoire est un circuit numérique dont les sorties dépendent unique-
ment des entrées. La différence essentielle entre les systèmes combinatoires que nous
avons étudié dans le chapitre précédent et les systèmes séquentiels que nous allons
aborder dans ce chapitre, réside dans le fait que la fonction de sortie de ces derniers
systèmes dépend à la fois des variables d’entrée et de l’état antérieur des sorties.

1.1.1 Exemple
Soit un circuit à deux entrées e1 et e2 et une sortie S. Ce circuit fournit l’état 1sur
S après l’application de deux impulsions sur e1 et une sur e2 .

e1

e2

1.1.2 Système séquentiel

Le modèle de base d’un circuit séquentiel est représenté en générale par la machine
de MEALY :

e
F

Y y
M

où :

ˆ F , G : Blocs combinatoires

ˆ M : Bloc mémoire

ˆ y : Excitations secondaires (représente l’état futur)

ˆ Y : Variables internes (représente l’état actuel)

D’où, un système séquentiel est constitué de circuits combinatoires avec un bloc

mémoire et un bouclage interne.
1.2. SYSTÈME ASYNCHRONES ET SYNCHRONES 3

1.1.3 Notion de séquence

Une séquence est une suite d’états stables séparés par des états transitoires.

1 2 Etat stable
0 1 2

0 3
3 Etat transitoire

ˆ On dit qu’un circuit est dans un état stable lorsque sa sortie ne varie plus
pour une combinaison d’entrée définie.

ˆ Un circuit est dans un état transitoire ou instable si au moins un de ses

éléments est en cours de changement d’état. Les états transitoires correspon-
dent à l’évolution du circuit d’un état stable à un autre état stable.

1.2 Système asynchrones et synchrones

Les circuits séquentiel peuvent travailler soit en mode synchrone, soit en mode
asynchrone.

1.2.1 Systèmes asynchrones

Un système est dit asynchrone lorsque le changement de l’état de la sortie n’est

contrôlé par aucune entrée particulière. Ces systèmes sont difficiles à concevoir et
à dépanner.

1.2.2 Systèmes synchrones

Un système est dit synchrone lorsque le changement de l’état de la sortie est contrôlé
dans le temps. Cette synchronisation est en général assurée par une entrée unique
et commune à tout le système applelée Horloge (Clock en anglais). La majorité des
systèmes numériques séquentiels sont synchrones même si certaines parties peuvent
être asynchrone.

1.2.3 Notion d’horloge

Une horloge est une variable logique qui passe successivement de 0 à 1 et de 1 à 0

d’une façon périodique. Cette variable est utilisée souvent comme une entrée des
circuits séquentiels synchrone. L’horloge est notée par H ou CLK (clock).
4 1. CIRCUITS SÉQUENTIELS

Niveau Haut : 1 Front Montant

H (Horloge)

Niveau Bas : 0 Front Descendant

1.3 Les Bascules asynchrones

La bascule est le circuit de mémorisation le plus répandu. Elle est un système
séquentiel constitue par une ou deux entrées et deux sorties complémentaires.

E1 Q E Q
Bascule Bascule
E1 Q Q

Bascule à deux entrées Bascule à une entrée

On l’appelle ainsi bascule bistable car elle possède deux états stables. On
distingue quatre types de bascules asynchrones : RS, JK, D et T.

1.3.1 La bascule RS
La bascule RS asynchrone possède une entrée R (Reset) de mise à zéro, une entrée
S (Set) de mise à 1 et deux sorties Q et Q.

Symbole

R Q

S Q

Table de vérité
R S Q Remarque
0 0 q Mémorisation
0 1 1 Mise à 1
1 0 0 Mise à 0
1 1 - Indéterminé
où : q représente l’état précédent de la bascule RS (on le note aussi Qi−1 )
et Q représente l’état actuel de la bascule RS (on le note aussi Qi )
1.3. LES BASCULES ASYNCHRONES 5

Synthèse

RS
Q
q 00 01 11 10

0 0 1 - 0

1 1 1 - 0

Q = S + qR

Réalisation à base des portes NAND

Q = S + qR = S.qR

S •
• Q

R • • Q

Cette bascule RS est prioritaire au 1 car, pour la combinaison R = S = 1, la

sortie Q est mise à 1 (les − ont été fixés à 1 pour la simplification de Q).

Réalisation à base des portes NOR

Q = R(S + q) = R + (S + q)

R
• Q

• Q
S

Cette bascule RS est prioritaire au 0 car, pour la combinaison R = S = 1, la

sortie Q est mise à 0 (les − ayant été fixés à 0 pour la simplification de Q).

1.3.2 La Bascule JK
Pour éviter l’état indéterminé (R = S = 1), on définit une nouvelle bascule appelée
JK.
6 1. CIRCUITS SÉQUENTIELS

Symbole

J Q

K Q

Table de vérité
J K Q Remarque
0 0 q Mémorisation
0 1 1 Mise à 0
1 0 0 Mise à 1
1 1 q Inversion

Synthèse

JK
Q
q 00 01 11 10

0 0 0 1 1

1 1 0 0 1

Q = Jq + qK

Identification à la bascule RS
A partir de l’équation de la sortie de la bascile JK : Q = Jq + qK, on pose S = Jq
et R = qK d’où :
Q = S + qR
qui est l’équation de la bascule RS. En effet : qR = qqK = q(q + K) = qK

Réalisation avec des portes NAND

Q = S + qR = S.qR

J • • Q

K • • Q
1.3. LES BASCULES ASYNCHRONES 7

1.3.3 La bascule D (Data)

La bascule D est une bascule RS pour laquelle on n’a conservé que les deux combi-
naisons R = 0, S = 1 et R = 1, S = 0. La bascule D a une seule entrée, nommée
D.

Symbole

D Q

Table de vérité
D Q
0 0
1 1

La donnée D est copiée dans la sortie de la bascule. Elle y est mémorisée jusqu’à
ce que l’entrée D change d’état.

Synthèse
Q=D

Identification à la bascule RS
En mettant S = D et R = D dans l’équation de la bascule RS on aura

Q = Dq + D = D(1 + q) = D

Réalisation avec des portes NAND

D
• Q

• Q

Ainsi on obtient une bascule D en rajoutant un inverseur entre R et S.

D • R Q

S Q
8 1. CIRCUITS SÉQUENTIELS

1.3.4 La bascule T
La bascule T est obtenue en reliant les entrées J et K d’une bascule JK.

Symbole

T Q

Table de vérité
T Q
0 q
1 q

Synthèse
Q = Tq + Tq = T ⊕ q

Identification à la bascule JK
En remplaçant J et K par T dans l’équation de la bascule JK on aura

Q = T q + T q = T ⊕ q.

Ainsi on obtient une bascule T en reliant J et K.

T • J Q

K Q

1.4 Les bascules synchrones

L’incovénient des circuits asynchrones est leur instabilité et leur sensibilité aux
parasites. En effet, pour la bascule JK asynchrone, la combinaison J = K = 1 fait
basculer la sotrie indéfiniment.
Afin d’éviter ce problème, on utilise un signal auxilière appelé Horloge (notée H
ou CLK) qui n’autorise la prise en compte des entrées que pendant des intervalles
de temps définis.

1.4.1 Bascule RSH

La bascule RSH peut être active à l’état haut d’horloge (H = 1) ou à l’état bas
(H = 0).
1.4. LES BASCULES SYNCHRONES 9

Symbole

R Q
H
Q
S

Considérons le cas d’une bascule RSH active à l’état haut

ˆ H = 0 : Q = q ∀R, S. La bascule est dite déconnectée ou gelée.

ˆ H = 1 : La bascule RSH fonctionne comme une bascule RS ordinaire.

Equation

Q = HS + qHR

ˆ H=0⇒Q=q

ˆ H = 1 ⇒ Q = S + qR

Schéma logique

S
• Q

H •
• Q
R

1.4.2 Bascule JKH

Symbole

J Q
H
Q
K

Pour une bascule JKH active à l’état haut :

ˆ H = 0 ⇒ Q = q ∀J, K

ˆ H = 1 ⇒ fonctionnement d’une bascule JK normale

10 1. CIRCUITS SÉQUENTIELS

Equation

Q = JHq + qHK

ˆ H = 0 ⇒ Q = q ∀J, K

ˆ H = 1 ⇒ Q = Jq + qK

Schéma logique

J • • Q

H •
• • Q
K

1.4.3 Bascule JK active au front montant ou descendant

Afin d’éviter le basculement de la sortie pour J = K = 1, il faut que la durée de
l’application de l’état 1 sur H soit très courte. En pratique, on ajoute en amont de
la bascule un circuit qui ne prend en compte l’état des entrées qu’aux moments de
transition du signal d’horloge (front montant ou descendant).

Symbole

J Q J Q
H H
Q Q
K K
Bascule active au front montant Bascule active au front descendant

1.4.4 Bascule avec entrée de forçage

Les entrées de forçage permettent de forcer la sortie Q de la bascule à l’état 1 ou 0
quel que soit l’état des autres entrées. En général les entrées de forçage sont actives
à l’état bas et elles sont prioritaires par rapport à toutes les autres entrées.
Désignations synonymes des entrées de forçage :

Mise à 0 Mise à 1
Clear (C) Preset (P)
Reset (R) Set (S)

ˆ L’entrée de mise à 1 : P (Preset) P = 0 ⇒ Q = 1 ∀J, K, H

1.4. LES BASCULES SYNCHRONES 11

ˆ L’entrée de mise à 0 : C (Clear) C = 0 ⇒ Q = 0 ∀J, K, H

J P J S
Q Q
H H
Q Q
K C K R

Remarque : On applique le même résonnement pour les bascules RS, D et T.

1.4.5 Bascule DH
La DH est une bascule JKH pour laquelle on n’a conservé que les deux combinaisons
J = 0, K = 1 et J = 1, K = 0. Les entrées de la bascule DH sont D et H.

Symbole

P
D Q

H Q
C

Table de vérité
H D Q
0 X q
1 X q
↑ 0 0
↑ 1 1

La sortie recopie l’état de l’entrée D à chaque front montant de l’horloge.

Réalisation avec la bascule JK

D • J Q
H H
Q
K
12 1. CIRCUITS SÉQUENTIELS

1.4.6 Bascule TH

Les entrées de la bascule TH sont T et H.

Symbole

P
T Q

H Q
C

Table de vérité
H D Q
0 X q
1 X q
↑ 0 q
↑ 1 q

Réalisation avec la bascule JK

T • J Q
H H
Q
K

1.5 Les compteurs

1.5.1 Définition

Un compteur est un assemblage de bascules et de systèmes combinatoires ayant une

seule entrée : l’horloge. On peut aussi définir un compteur comme étant un circuit
séquentiel qui affiche sur ses sorties le nombre d’impulsions qui ont été appliquées
sur son entrée (horloge).
Les compteurs peuvent être soit asynchrones ou synchrones. La capacité d’un
compteur encore appelée MODULO est le nombre maximum d’états différents que
peut prendre l’ensemble de ses sorties.
1.5. LES COMPTEURS 13

1.5.2 Compteurs asynchrones

Un compteur asynchrone est constitué de n bascules JKH (ou équivalentes). Le
signal d’horloge n’est reçu que par la première bascule (bascule du plus faible poids
LSB), pour chacune des autres bascules le signal d’horloge est fourni par une sortie
de la bascule immédiatement inférieure. Si les bascules sont à front descendant
l’entrée Hi est reliée à la sortie Qi−1 et si elles sont à front montant Hi est reliée à
la sortie Qi−1 .

Ji−1 Qi−1 Ji Qi Ji−1 Qi−1 Ji Qi

Hi−1 Hi Hi−1 Hi
Ki−1 Qi−1 Ki Qi Ki−1 Qi−1 Ki Qi

Compteur asynchrone modulo m = 2n (exemple de m = 8 bits)

Il est constitué de n = 3 (car m = 8 = 23 ) bascules montées en cascade de la façon
suivante :
1 1 1 1 1 1

• J P • J P • J P
Q Q Q
H H • H • H
Q Q Q
K C K C K C

1 1 1
Q0 Q1 Q2

Chronogrammes
L’évolution temporelle des 3 sorties Q0 , Q1 et Q2 par rapport aux impulsions
d’horloge est représentée par les chronogrammes suivants :

Q0

Q1

Q2

000 001 010 011 100 101 110 111 000

14 1. CIRCUITS SÉQUENTIELS

Nous constatons que la fréquence Fi du signal Qi est 2i+1 fois plus faible que la
FH
fréquence d’horloge (FH ) Fi = i+1 . La division de fréquence est une des applica-
2
tions des compteurs.

Compteurs asynchrone modulo m = 2n (cycle incomplet)

On souhaite compter jusqu’à un nombre m qui ne soit pas une puissance de 2 par
exemple m = 5, pour cela on réalise un compteur asynchrone module 2n tel que
2n ≥ m qu’on arrête à l’état m à travers les entrées de forçage C des bascules de
façon à remettre le compteur à zéro tous les m coups.
Pour le compteur modulo 5, on utilise 3 bascules (23 = 8 > 5), le comptage se
fait de 0 à 4.
La combinaison (5)10 = (101)2 est celle qui correspond à Q2 Q1 Q0 pour forcer à zéro
les 3 bascules du compteur.

1 1 1 1 1 1

• J P • J P • J P
Q Q Q
H H • H • H
Q Q Q
K C K C K C

• •

•
•

Q0 Q1 Q2

Par mesure de précaution, on remet à 0 toutes les bascules, même la bascule 0

qui est déjà.

1.5.3 Les compteurs synchrones

Les compteurs asynchrones ont un certain nombre d’inconvénients :

ˆ On ne peut compter ou décompter que dans l’ordre binaire pur : impossible

par exemple de construire un compteur en code Gray

ˆ La fréquence maximum de comptage est limitée par les temps de retard des
bascules qui s’ajoutent : si chaque bascule a un temps de retard de 50 ns, le
passage de 0111 à 1000 ne sera effectif qu’au bout de 200 ns, le temps que la
dernière bascule ait réagi
1.5. LES COMPTEURS 15

On préfère donc utiliser des compteurs synchrones. Dans un compteur syn-

chrones, toutes les bascules du compteur sont reliées au même signal d’horloge.

J Q J Q J Q
H H H
Q Q Q
K K K

H • •

Q0 Q1 Q2

Synthèse d’un compteur modulo m = 2n

Exemple : compteur modulo m = 8

a - Le nombre de bascule dans ce cas est n = 3 car (8 = 23 ). On va réaliser ce

compteur avec des bascules JKH.

b - Rappel de la table de vérité de la bascule JK

J K Q
0 0 q
0 1 1
1 0 0
1 1 q

En considérant tous les états possibles de q :

J K q Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

c - Table d’évolution de la sortie : Cette table donne pour chaque évolution possible
de la sortie l’état des entrées J et K au moment de l’application du front
d’horloge. Elle est obtenue à partir de la table de vérité précédente.
16 1. CIRCUITS SÉQUENTIELS

q Q J K
0 0 0 −
0 1 1 −
1 0 − 1
1 1 − 0

c - Séquence de comptage :

H Q2 Q1 Q0
↑ 0 0 0
↑ 0 0 1
↑ 0 1 0
↑ 0 1 1
↑ 1 0 0
↑ 1 0 1
↑ 1 1 0
↑ 1 1 1

d - Equation des entrées J et K des bascules :

Q 1 Q0 Q1 Q0
00 01 11 10 J0 00 01 11 10 K0
Q2 Q2
0 1 - - 1 0 - 1 1 -

1 1 - - 1 1 - 1 1 -

J 0 = K0 = 1
Q 1 Q0 Q1 Q0
00 01 11 10 J1 00 01 11 10 K1
Q2 Q2
0 0 1 - - 0 - - 1 0

1 0 1 - - 1 - - 1 0

J 1 = K1 = Q 0
Q 1 Q0 Q1 Q0
00 01 11 10 J2 00 01 11 10 K2
Q2 Q2
0 0 0 1 0 0 - - - -

1 - - - - 1 0 0 1 0

J 2 = K2 = Q 1 Q 0
1.5. LES COMPTEURS 17

e - Réalisation :

• J0 Q0 • J1 Q1 J2 Q2
H H H
K0 Q0 • K1 Q1 • K2 Q2
•
•
H • •

Q0 Q1 Q2

Remarque : En général, pour un compteur sychrone module m = 2n réalisé avec

des bascules JKH, les équations des entrées des bascules sont :

J0 = K0 = 1,
Ji = Ki = Qi−1 Ji−1 pour 1 ≤ i ≤ n − 1.

Cette structure est appelée Structure à propagation de report.

Compteur synchrone modulo m = 2n

Il existe deux méthodes de synthèse : méthode directe et méthode par interruption

de séquence.

Méthode directe

Exemple : Synthèse d’un compteur modulo 7 (ou compteur par 7)

a - Nombre de bascules : 7 ≤ 23 = 8, donc on utilise 3 bascules.

b - Séquence de comptage :

H Q2 Q1 Q0
↑ 0 0 0
↑ 0 0 1
↑ 0 1 0
↑ 0 1 1
↑ 1 0 0
↑ 1 0 1
↑ 1 1 0
18 1. CIRCUITS SÉQUENTIELS

c - Equation des entrées J et K des bascules

Q 1 Q0 Q1 Q0
00 01 11 10 J0 00 01 11 10 K0
Q2 Q2
0 1 - - 1 0 - 1 1 -

1 1 - - 0 1 - 1 - -

J0 = Q1 + Q2 , K0 = 1.

Q 1 Q0 Q1 Q0
00 01 11 10 J1 00 01 11 10 K1
Q2 Q2
0 0 1 - - 0 - - 1 0

1 0 1 - - 1 - - - 1

J1 = Q0 , K1 = Q0 + Q2 .

Q 1 Q0 Q1 Q0
00 01 11 10 J2 00 01 11 10 K2
Q2 Q2
0 0 0 1 0 0 - - - -

1 - - - - 1 0 0 - 1

J2 = Q1 Q0 , K2 = Q1 .

Méthode par interruption de séquence

On arrête la séquence de comptage d’un compteur modulo 2n (tel que m ≤ 2n ) en

effectuant une remise à zero après l’état (m − 1) par une action sur les entrées de
forçage des bascules.

Exemple : Compteur modulo 10 (ou compteur BCD)

a - Séquence de comptage :
1.5. LES COMPTEURS 19

H Q3 Q2 Q1 Q0 F
↑ 0 0 0 0 1
↑ 0 0 0 1 1
↑ 0 0 1 0 1
↑ 0 0 1 1 1
↑ 0 1 0 0 1
↑ 0 1 0 1 1
↑ 0 1 1 0 1
↑ 0 1 1 1 1
↑ 1 0 0 0 1
↑ 1 0 0 1 1
↑ 1 0 1 0 0

Où: F est la sortie du circuit de remise à zéro

F = Q3 Q1

b - Chronogrammes :

Q0

Q1

Q2

Q3
F

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000

Apparition de la combinaison 1010

c - Réalisation :
20 1. CIRCUITS SÉQUENTIELS

•
1

• J0 Q0 • • J1 Q1 • • J2 Q2 • • J3 Q3
H H H H
K0C K1C K2C K3C

• • •
H • • •
Q0 Q1 Q2 Q3

1.6 Les registres

1.6.1 Définition
Un registre est un ensemble de n bascules qui partagent une horloge commune, dans
lequel un groupe d’informations binaires est conservé en attendant son traitement.
Le nombre de bits du registre correspond au nombre de cellules mémoire (nombre
de bascule D ou JK) du registre.
On distingue deux types de registres :
ˆ Les registres de mémorisation

ˆ Les registres à décalage

1.6.2 Les registres de mémorisation

Dans ces registres, les différents étages sont indépendants les uns des autres. Chaque
étage est constitué d’une bascule.
Exemple : Registre de mémorisation n bits
D0 D1 D2 Dn−1

D Q D Q D Q D Q

H H H H

H • • •

Q0 Q1 Q2 Qn−1
1.6. LES REGISTRES 21

Au front descendant de l’horloge, le nombre Dn−1 Dn−2 . . . D1 D0 est chargé dans le

registre. Ce nombre reste stocké dans le registre jusqu’à l’application d’un autre
front descendant sur H.
Ce type de registre est souvent utilisé dans les microprocesseurs pour la sauvegarde
des données.

1.6.3 Les registres à décalage

La fonction de décalage consiste à faire glisser l’information de chaque cellule
élémentaire dans une autre cellule élémentaire adjacente. Le décalage peut s’effectuer
à gauche ou à droite.
a- Registre à décalage à gauche :

IN IT • • •

DS • J C Q • J C Q • J C Q • J C Q
H H H H
K Q K Q K Q K Q

H • • •

Q0 Q1 Q2 Q3

A chaque front descendant de H, la bascule i reçoit l’état de la bascule i − 1.

La bascule 0 reçoit l’état de DS appelée ”entrée série”.

b- Registre à décalage à droite :

DR

IN IT • • •

DC Q DC Q • DC Q • DC Q •

H H H H

H • • •

Q0 Q1 Q2 Q3
22 1. CIRCUITS SÉQUENTIELS

Le décalage s’effectue à droite de Q3 vers Q0 . A chaque front descendant de

H, la bascule i reçoit l’état de la bascule i + 1.