Projet Fin D'Étude Istmt-Cnstn

Projet Fin d’étude ISTMT-CNSTN
Université Tunis El Manar Centre National des Sciences et

Institut Supérieur Des Technologies Médicales Technologies Nucléaires
Mémoire
De
Projet de fin d’études
Pour l’obtention du :
DIPLOME DE MASTER PROFESSIONNEL EN SYSTEMES
ELECTRONIQUES EMBARQUES ET EQUIPEMENTS
MEDICAUX
Sujet :
Réalisation d’un Analyseur Multicanaux pour

une chaine spectroscopie à base FPGA
Elaboré par :
Hammraoui Imen
Encadré Par :
Mrs Kahlaoui Nidhal

Mrs Nasri Mohamed Ali
Année Universitaire 2011/2012

Projet fin d’étude CNSTN_ISTMT
Remerciements
Je remercie tout d’abord les membres du jury qui me font honneur en jugeant ce
travail.
Ce mémoire de projet de fin d’études de master professionnel en systèmes embarqués

est le fruit d’un travail mené au sein du Centre Nucléaire Sidi Thabet du laboratoire de
l’Instrumentation Nucléaire(UEIN) dirigée par Monsieur Nidhal Kahlaoui à qui je voudrais
exprimer toute ma gratitude pour sa confiance et les moyens techniques et scientifiques qu’il
a mise à ma disposition et sans qui ce travail n’aurait jamais été envisageable…
Je tiens à exprimer mes plus sincères remerciements à mes tuteurs Monsieur Nidhal
Kahlaoui et Monsieur Mohamed Ali Nasir. Leurs disponibilités ; leurs conseils éclairés et
leurs soutiens m’ont été d’une aide inestimable et ont largement contribué à ma formation. Je
n’oublierais certainement jamais cette extraordinaire collaboration…
Et n’oublie pas la direction de mon ISTMT pour la bonne formation qu’on a accueillie.
Enfin, je remercie sincèrement tous les membres de l’équipe, pour leur chaleureux
accueil et pour les bons moments passés ensemble et la bonne ambiance au sein de l’UEIN.
Hammraoui Imen

Dédicace
A mon très cher per Ezzedine
En témoignage de mon profond amour et de ma reconnaissance pour les

efforts et les sacrifices qu’il a consenti pour moi.
A ma très chère mère Souad
Reine des mères, vous m’avez appris le sens de l’honnête et de la

responsabilité, vos conseils précieux et vos principes dans la vie demeurent
toujours présents dans mon esprit, vous êtes la première et la plus chère femme
de ma vie.
Que tous trouvent ici l’expression de mes sentiments de considération et de

reconnaissance.
A tous mes amis : Avec eux j’ai partagé des moments inoubliables De bonheur
et de chagrin qui resteront toujours gravés dans ma mémoire.
Hammraoui Imen

La liste des Figures
Figure nom page

Figure1 Centre National des Sciences et 1
technologies Nucléaires
Figure2 Constitution de l’atome 4
Figure3 Désintégration alpha 5
Figure4 Désintégration Béta 6
Figure5 Désintégration gamma 6
Figure6 Chaine de spectrométrie 7
Figure7 Détecteur à Scintillation 8
Figure8 Schéma du bloc de traitement 9
Préamplificateur/amplificateur
Figure9 Schéma représentatif du signal 10
Figure10 Schéma Bloc simplifié d’un 12
analyseur multicanaux
Figure11 Schéma de la carte FPGA 14
Figure12 Afficheur LCD 16
Figure13 Convertisseur numérique 16
analogique
Figure14 Structure interne d’un FPGA 17
Figure15 Structure du bloc logique 18
Figure16 Schéma descriptif de 19
l’implémentation du programme
dans un FPGA
Figure17 Configuration des blocs 20
Figure18 Schéma synoptique des éléments 26
de la carte FPGA
Figure19 Génération d’un compteur 27
Figure20 Résultat du programme 27
Figure21 Programme d’affichage 28

Figure23 Schéma descriptif d’un DAC 30

Figure25 Affichage d’une seconde 31
Figure27 Chaine d’acquisition des données 33
Figure28 Résultat du programme pour la 34

chaine d’acquisition
Figure29 Diagramme d’état d’une machine 34

à état fini
Figure30 Programme pour la détection d’un 35

pic
Figure31 Configuration du mémoire 36
Figure32 Les étapes du programme final 37
Figure33 Résultat du programme final 38

Table des matières

Introduction général……………………………………………………..1
I-présentation du Centre NSTC………………………………………………………...1
II-Travail demandé …………………………………………………………………….2
Chapitre1 : La radioactivité et la détection………………………………3
I. Introduction………………………………………………………………………4
II. Définition de la radioactivité……………………………………………………4
II-1Constitution de l’atome……………………………………………………….. 4
II-2Les différents types des désintégrations……………………………………….5
a-Rayonnement alpha……………………………………………………………5
b-Rayonnement Béta…………………………………………………………….5
c-Rayonnement gamma…………………………………………………………..6
III-La détection…………………………………………………………………………7
III-1Le détecteur………………………………………………………………………..7
III-2Bloc de traitement…………………………………………………………………8
III-3Carte analyseur multicanaux……………………………………………………...8
a-Analyseur multicanaux………………………………………………………...8
b-Principe de fonctionnement de chaque élément de la carte MCA…………. 11
IV-Conclusion………………………………………………………………………...12
Chapitre 2 : La carte FPGA et le langage VHDL………………………..13
I. Introduction………………………………………………………………………...14
II. La carte FPGA.........................................................................................................15
A-Afficheur LCD……………………………………………………………….....15
a-présentation…………………………………………………………………...15
b-caractéristique d’un afficheur LCD…………………………………………..15
B-Convertisseur DAC…………………………………………………………….16
C-Circuit FPGA……………………………………………………………………16
a-présentation…………………………………………………………………...16
b- Architecture………………………………………………………………….16
c- Outils de développement d’une carte FPGA………………………………...16

d-Programmation des FPGA sur XILINX……………………………………...16
III. Le langage VHDL………………………………………………………………...21
A-Unité de conception…………………………………………………………….21
B-Logiciel de programmation XILINX ISE 9.2i………………………………….23
IV. Conclusion………………………………………………………………………..24
Chapitre3 : La réalisation pratique………………………………………25

I. Introduction………………………………………………………………………...26
II. Configuration du Bloc…………………………………………………………….27
1-Compteur simple………………………………………………………………..27
2-Afficheur LCD………………………………………………………………….28
a-Caractéristique de LCD………………………………………………………28
b-Programme …………………………………………………………………..28
3-Convertisseur Numérique Analogique DAC…………………………………...29
a-Description d’un DAC……………………………………………………….29
b-Programme…………………………………………………………………...30
4-Affichage temps………………………………………………………………...31
a-Principe ………………………………………………………………………31
b-Programme …………………………………………………………………...31
5-Acquisition des données………………………………………………………...33
6-Machine d’état…………………………………………………………………..34
a-Principe……………………………………………………………………….34
b-Définition des termes…………………………………………………………35
c-Programme……………………………………………………………………35
7-Ajout de la mémoire…………………………………………………………….36
III.Conclusion………………………………………………………………………...38
Conclusion général
Bibliographique

Référence bibliographiques
Ouvrages
• ESIEE-Olivier Français(les convertisseurs N/A)
• Electronique B1 Sylvain LARRIBE CNAM 10 Mai 2005
• Cours FPGA
Les Sites Internet

WWW.XILINX.COM/support/documentation
http://WWW.datasheetcatalog.com
www.abcelectronique.com/bigonoff


Projet fin d’étude 2011_2012
Introduction générale
I. Présentation du centre National des Sciences et Technologies
Nucléaires :
Mon projet de fin d’étude a été effectué au sein du Centre National des Science et
Technologies Nucléaires(CNSTN) qui est un établissement public, dot personnalité
civil et de l’autonomie financière créé par la loi n°93-115 de novembre1993 Il a
pour mission de réaliser et développer les études nucléaires, et par conséquent les
utilisés dans les secteurs économiques et sociaux, et notamment dans les domaines
de l’agriculture, de l’industrie, de l’énergie, de l’environnement et de la médecine.
Ce centre est constitué par plusieurs unités citant à titre d’exemple l’unité
d’Hydrologie Isotopique, l’unité Radio pharmaceutiques, l’unité de Radioprotection
et l’unité d’électronique et instrumentation Nucléaire(UEIN) au sein de laquelle j’ai
effectué mon projet. L’unité UEIN a plusieurs fonctionnements :
Maintenance des Equipements Electroniques, et Nucléaires.
Assistance Technique auprès des équipes de recherche et d'exploitation.
Choix et sélection des équipements à approvisionner.
Installation et suivi des appareils.
Etudes et développements d'équipements pour le CNSTN.
Approvisionnements en composants et en équipements.
Réception des appareils, installation, essai et contrôle technique.
Parmi les appareils on a trouvé MCA c’est un analyseur multicanaux qui prend
chaque valeur numérique et la met dans une case mémoire on peut le visualiser sous
forme d’un histogramme
Figure 1 : Centre National des sciences et Technologies Nucléaires de Sidi

Thabét
CNSTN_ISTMT Hammraoui Imen Page 1

II. travail demandé :

Le travaille demandé consiste à programmer une carte FPGA qui va jouer le
rôle d’un MCA et donc nous avons choisi de réaliser un programme VHDL dont le but est
dépourvoir détecter le pic d’un signal numérique provenant de la chaine d’acquisition.
Cette dernière a pour but de traiter le rayonnement issu d’une source radioactive en un
signal numérique qui va ensuite passer par la carte MCA pour la construction des spectres
sous forme d’un histogramme dont le but d’extraire des informations sur la nature des
radionucléides.
Ce travaille comprend les étapes suivantes :
La programmation d’un compteur simple
La programmation d’un afficheur LCD
La programmation d’un convertisseur numérique analogique DAC
La détection du pic en utilisant la machine à état fini
Ainsi mon rapport est rédigé en trois chapitres. Le premier chapitre décrit une
généralité sur la radioactivité et les différents types des rayonnements ainsi que la
détection. Le deuxième : La carte FPGA et le langage VHDL, le troisième : les
différents parties du programme ainsi que la réalisation pratique.

Chapitre 1 :
La Radioactivité
Et
La détection

I. Introduction :
Dans ce chapitre on va présenter les notions de base de la radioactivité ainsi que
la chaine d’acquisition dans le système de détection des rayonnements radioactifs.
II. Définition de la radioactivité :

La radioactivité est un phénomène physique naturel qui se produit à l’intérieur
de la matière. Plus précisément, elle apparaît lorsque le noyau de l’atome est instable
L’intervention des activités humaines est à l’origine de l’apparition de la
radioactivité artificielle. Elle diminue selon la composition chimique de l’atome qui
est radioactif.
II-1 Constitution de l’atome :
Figure 2: Constitution de l’atome
L’atome (Figure 1) est constitué d’un noyau autour duquel gravitent des électrons.
Le noyau ou nucléide étant lui-même formé par un assemblage nucléons (neutrons
et Protons).

II-2 : Les différents types des désintégrations :
a) Rayonnement alpha
Elle intervient lorsque les noyaux sont trop lourds et contiennent trop de nucléons.
Le noyau éjecte alors une particule α constitué d’un atome d’hélium comprenant
2 protons et 2 neutrons.
Figure3 : Désintégration alpha
b) Rayonnement Béta
Le rayonnement Béta est le résultat de mouvement d’une particule, positron(β+), ou
électron (β-) animée d’une grande vitesse. L’électron ou le positron étant des particules
légères, le rayonnement β est beaucoup plus pénétrant. Comme les particules sont
chargées, elles interagissent facilement avec la matière. Pour arrêter ce rayonnement, il
faut une feuille métallique d’épaisseur de l’ordre de quelques cm.

Figure 4 : Désintégration Béta

c) Rayonnement gamma :
Les rayons Gamma sont des radiations électromagnétiques ionisantes de très grande
énergie émises par les matières radioactives, Leur émission suit généralement une
désintégration alpha ou bêta et correspond à un réarrangement des nucléons à l'intérieur du
noyau transformé.
Les rayons gamma sont plus pénétrants que les rayonnements alpha et les bêta, mais sont
moins ionisants. Ils sont de même nature que les rayons X mais sont d'origine différente.
Ils sont Caractérisés par une pénétration en profondeur et des débits de doses faibles, les
rayons gamma détruisent efficacement les micro-organismes dans tout le produit et son
emballage avec un échauffement négligeable. Même des produits à haute densité tels que
les seringues pré-remplies peuvent être traités et utilisés en toute confiance.
L'énergie qu'ils transportent est beaucoup plus élevée : de quelques dizaines de milliers
d'électronvolts à plusieurs millions.
Figure 5 : Désintégration gamma

III. La détection :
Source Carte MCA

Détecteur
Préamplificateur Amplificateur ADC
Alimentation
Analyseur
Multicanaux
PC : Logiciel
De spectromètr
Figure 6: Chaîne de spectrométrie
Comme la montre la figure ci-dessus, cette chaîne se compose de quatre blocs :
III-1 Le détecteur :
Le détecteur est le premier élément de la chaîne d’acquisition qu’on utilise dans le
domaine de spectrométrie nucléaire. C’est un appareil permettant de localiser des
objets métalliques en exploitant le phénomène physique de l'induction magnétique. Il
assure la transformation des Rayonnements issus de la source en un signal électrique.
Parmi les détecteurs qu’on utilise dans le domaine de spectrométrie nucléaire nous citons 3
types de détecteurs :

· Le détecteur à gaz
· Le détecteur à semi-conducteur.
· Le détecteur à scintillation.
On utilise le détecteur à scintillation qui compose de deux parties :
Scintillateur : qui a pour rôle de convertir le rayonnement incident en photon
lumineux
Photomultiplicateur : Son rôle réside à la conversion du signal lumineux issu de
scintillation en un signal électrique exploitable
Figure 7 : Détecteur à Scintillation
III-2 Bloc de traitement :
Formé par le préamplificateur et l’amplificateur .Le signal d’entrée INPUT est un

signal de type exponentiel descente. Dans nos expériences nous utilisons un signal issu
d’un générateur de fonction numérique, après une amplification plusieurs fois du signal et
après un long traitement on obtient finalement un signal prêt du type gaussien.
Au début le signal exponentiel passe par un amplificateur différentiel dont lequel la

tension de sortie est proportionnelle à la pente de la courbe du signal d’entré ainsi la sortie
est un signal inversé.
On utilise maintenant un amplificateur inverseur dont le but est d’inverser la sortie à
fin de préparer ce signal en d’autre phase d’amplification. Ce signal est un entré d’un
amplificateur suiveur qui permet l’amplification du signal plus qu’une fois.
A ce niveau on ajoute un autre amplificateur de type intégrateur à fin d’éviter les
saturations à la sortie par un filtrage passe bas. La sortie finale de la carte est un gaussien.

Figure 8 : schéma du bloc de traitement Préamplificateur/Amplificateur
III-3 carte MCA :

a) Analyseur multicanaux :
Dans certaines applications de spectrométries, pour que le sélecteur monocanal soit

efficace et intéressant, il faut que la largeur du canal soit faible, sinon il risque de ne pas
pouvoir restituer correctement la forme des pics, de plus si le taux d’impulsion est faible ou
le phénomène à mesurer peu durable, le sondage de l’ensemble du spectre peut demander
beaucoup trop de temps. On utilise alors des analyseurs multicanaux que l’on peut en
théorie considérer comme une somme de nombreux analyseurs multicanaux.
Un analyseur multicanaux comprend un convertisseur analogique numérique, une

mémoire divisé en segment, aussi appelés canaux, et un écran de visualisation.
Le signal provient de la carte traitement (Amplificateur/préamplificateur) est un signal
analogique MCA va le convertir en signal numérique à travers l’ADC, se signal est
encadrer par deux valeurs numériques quand appelle LOW pour la valeur min et High pour
la valeur max ; MCA détecte la valeur max du signal et il traite les données comme suit ; si
la valeur cherchée est inférieure à min ou supérieure à max il ne le traite pas il considère
que la valeur incluse dans un intervalle donné.
Une fois le pic est détecté l’MCA va le mettre dans une case mémoire pour stocker les
données lors du traitement puis il incrémente chaque détection nouvelle d’un pic à travers
des compteurs internes.

Les tensions électriques en nombres de classe qui sont classés dans les canaux de
mémoire et finalement ces contenus de l’ensemble des canaux c'est-à-dire la représentation
du spectre sur l’écran. Cette visualisation s’effectue grâce à un système incorporé ou bien
en liaison avec un micro-ordinateur.
Le nombre de canaux mémoire va couramment de 256 à 65536 ; le choix de ce nombre
doit résulter de compromis entre la précision souhaitée dans le spectre et le temps
d’acquisition nécessaire.
Les analyseurs multicanaux peuvent aussi fonctionner en multi-échelle ; ils enregistrent
l’événement dans les canaux mémoires dont la largeur de chacun correspond à un
intervalle de temps donnés.
Figure 9 : Schéma représentatif du signal

b) principe de fonctionnement de chaque élément de la carte analyseur

multicanaux :
L’analyseur multicanaux est basé essentiellement sur les comptages qui

correspondent à une quantité d’énergie dans un une période bien déterminé ; les échelles
de comptage permettent de dénombrer les impulsions logiques produites notamment par
les discriminateurs.
Un analyseur multicanaux est un sélecteur d’amplitude qui comporte un très grand

nombre de canaux .Il est constitué principalement par un convertisseur analogique-digital
(CAD) contenu dans une interface liée à un micro-ordinateur ; le CAD est constitué de
comparateur rapide en parallèle qui permet de gagner beaucoup sur le temps de conversion.
Le CAD transforme le signal électrique (impulsion de comptage) en un signal numérique
dont la valeur est proportionnelle à l’amplitude du signal gaussien.
Ce signal numérique est ensuite stocké dans une mémoire, chacune des cases
mémoire correspond à un canal de l’analyseur. Le contenu de l’emplacement mémoire est
stocké dans le registre de données qui va incrémenter de 1 chaque nouvelle impulsion.
On obtient finalement un spectre (histogramme) représentant le contenu de chaque canal
en fonction du numéro du canal (amplitude).
La carte analyseur multicanaux est composée par :
ADC : convertisseur analogique numérique qui convertit le signal analogique de

la chaine d’acquisition en nombre numérique.
Registre d’adresse : donne à chaque valeur numérique une adresse bien
déterminée
Mémoire : l’adresse de la valeur numérique est mise dans une case mémoire
Registre de donnée : pour le stockage des données

Registre de
Données
Vers l’affichage et entrée
Mémoire
Entrées /Sorties
Registre
D’adresses
ADC
Figure10 : Schéma Bloc simplifié d'un Analyseur multicanaux
IV. Conclusion :
Ce bloc Analyseur multicanaux on va le remplacer par une carte FPGA et en
utilisant pour la programmation le langage VHDL.

Chapitre 2
La carte FPGA
Et
Le langage VHD

I. Introduction :
Dans ce présent chapitre on va faire une présentation de la carte FPGA, Une

présentation d’un logiciel de description, de simulation et de programmation de circuits et
systèmes numériques sur des composants programmable, ce logiciel est XILINX ISE 9.2i
et on finit par un langage de description matériel VHDL.
Figure11 : Schéma de la carte FPGA

II. La carte FPGA :
La carte FPGA est de type SPARTAN – 3E elle se compose de plusieurs éléments ;

à chaque élément de la carte correspond un nom qui est utilisé comme étant son adresse du
pointage.
A. Afficheur LCD :
a. Présentation :
Les afficheurs à cristaux liquides, autrement appelés afficheurs LCD (LiquidCrystal

Display), sont des modules compacts intelligents et nécessitent peu de composants externes
pour un bon fonctionnement. Ils consomment relativement peu (de 1 à 5 mA). Plusieurs
afficheurs sont disponibles sur le marché et différent les uns des autres, non seulement par
leur dimension (de 1à4 lignes de 6 à 80 caractères), mais aussi par leurs caractéristiques
techniques et leur tension de service. Certains sont dotés d’un rétro éclairage de
l’affichage. Cette fonction fait appel à des LED montées derrière l’écran de module.
b. Caractéristique d’un afficheur LCD :

Il existe six caractéristiques :
Définition: Le nombre de points constituant l'image visible (en nombre de pixels).
Dimension : L e plus souvent c’est la diagonale qui est indiquée en pouces
Luminosité : équivalente à la luminance mesurée
Contraste : Le rapport de luminosité entre un pixel blanc et un pixel noir. Exemple :

pour un écran informatique, la valeur recommandée est d'environ100 cd/m².
Angle de vision : (horizontal et vertical) : Indique jusqu'à quel angle peut-on observer
l'image avec un contraste supérieur à 10. [On est à 178 degré]
Temps de réponse : Il est définit par le temps total de l'aller retour

Figure 12 : Afficheur LCD
B. Convertisseur DAC :
Il permet de convertir les valeurs Numériques en nombres analogiques; la sortie de

convertisseur (J5 : son nom sur la carte) est faible donc l’amplificateur LTC2624 pour
amplifier le signal.
CLK SPI_MOSI
SPI_MISO SPI_SCK
DAC_A DAC_CS
DAC_B DAC_CLR
DAC_C AMP_CS
DAC_D AD_CONV
TickAnalogIO
Adc_A
Adc_B
Figure 13 : convertisseur Numérique Analogique
C. Circuit FPGA :
a. présentation :
Les réseaux logiques programmables sont des circuits composés de nombreuses

cellules logiques élémentaires librement assemblables. Parmi les circuits logiques on
trouve le FPGA (Field Programmable Gate Arrays ou "réseaux logiques
programmables") sont des composants qui peut être reprogrammé après leur fabrication.

Les circuits FPGA sont constitués d'une matrice de blocs logiques programmables
entourés de blocs d'entrée sortie programmable. L'ensemble est relié par un réseau
d'interconnexions programmable.
Les FPGA sont bien distincts des autres familles de circuits programmables tout en offrant
le plus haut niveau d'intégration logique. La plupart des grands FPGA modernes sont basés
sur des cellules SRAM.
Figure 14: Structure interne d’un FPGA
b. Architecture :
Le FPGA rassemble à un bloc logique est de manière générale constitué d'une table
de correspondance (LUT ou Look Up Table) et d'une bascule.
La LUT sert à implémenter des équations logiques ayant généralement 4 à 6 entrées et une
sortie. Elle peut toutefois être considérée comme une petite mémoire, un multiplexeur ou
un registre à décalage.

Figure 15 : Structure du bloc logique
c. Outils de développement d’une carte FPGA :
Le développement de la carte FPGA est composé en général de deux outils:

- Le système de développement : Ces systèmes produisent une table représentant les
fusibles à détruire en fonction des équations logiques, diagramme d'états et tables de
vérités écrit dans le langage propre au système, c'est le rôle du compilateur ou synthétiseur.
- Le programmateur : En utilisant un langage de description comportementale HDL
(Hardware Description Langage). Les plus anciens sont PALASM, ORCAD /PLD. Enfin
les langages dits de haut niveau VHDL (Very High speed Hardware Description Langage)
et VERILOG sont en général utilisés pour des circuits complexes.

d. Programmation des FPGA sur Xilinx :
Figure 16: Schéma descriptif de l’implémentation du programme dans un FPGA

La configuration du circuit est mémorisée sur la couche réseau SRAM et stockée

dans une ROM externe. Un dispositif interne permet à chaque mise sous tension de
charger la SRAM interne à partir de la ROM.
Technique de programmation des FPGA :
L'utilisateur peut programmer la fonction réalisée par chaque cellule (appelée CLB
par Xilinx: Configurable Logic Block) On programme aussi les interconnexions entre
les cellules Ainsi que les entrées et sorties du circuit. Pour cela, ils disposent d'une RAM
interne dans laquelle sera écrit le fichier de configuration.
Figure 17 : Configuration des blocs
Le format des données du fichier de configuration est produit Automatiquement par

le logiciel de développement sous forme d'un ensemble de bits organisés en champs de
données. Le FPGA dispose de quatre modes de chargement et de trois broches M0, M1,
M2 lesquelles définissent les différents modes comme l'indique le tableau ci-dessous. Ces
modes définissent les différentes méthodes pour envoyer le fichier de configuration vers le
circuit FPGA
• configuration automatique, le circuit FPGA est autonome,

• configuration externe, l'intervention d'un opérateur est nécessaire.

• M0 M1 M2 Mode sélectionné
Programme des FPGA :
On commence par décrire le design de la figure16 soit en utilisant un langage de

description matériel (tel VHDL, Verilog, ABEL,...) soit en rentrant directement le
schématique. Le synthétiseur va générer la netlist, ensuite il faudra placer tous ces
composants dans un FPGA et effectuer le routage entre les différentes cellules
logiques au terme de ces étapes, le synthétiseur aura générer le bitstream qui sera prêt à
être envoyer vers le FPGA. C'est seulement à ce moment là que la programmation
proprement dite pourra avoir lieu.
Afin de pouvoir finaliser un FPGA, il est nécessaire d'utiliser un langage de
description matériel ou bien un outil de saisie graphique. Après compilation de cette
description, on obtient un fichier de configuration pour le FPGA choisi. VHDL et Verilog
sont les deux langages de description les plus répandus. On a utilisée dans cette
application le langage VHDL.
III. Le langage VHDL :
VHDL est un langage de description matériel destiné à représenter le comportement

ainsi que l'architecture d’un système électronique numérique. L'intérêt d'une telle
description réside dans son caractère exécutable : une spécification décrite en VHDL peut
être vérifiée par simulation, avant que la conception détaillée ne soit terminée.
En outre, les outils de conception assistée par ordinateur permettant de passer directement
d'une description fonctionnelle en VHDL à un schéma en porte logique ont révolutionné
les méthodes de conception des circuits numériques, ASIC ou FPGA.
A- Unité de conception :
Une unité de conception est une partie de programme qui peut être compilée
séparément. Cet aspect modulaire est la base de la structuration de la description. Le
support du programme est un fichier texte qui peut contenir une ou plusieurs unités.

Un code vhdl est constitué par les quatre éléments principaux suivant :
PACKAGEBODY
Optionnels
Vue externe Définition
Les unités de conception primaires correspondent à la vue externe des objets.

La spécification d’entité (ENTITY) définie les signaux d’entrées-sorties, leur
type ainsi que leur mode (lecture seule, écriture seule, lecture - écriture) ainsi
que les procédures éventuellement associées (par exemple: vérifications de
relations temporelles).
La spécification de paquetage (PACKAGE) permet de regrouper des
déclarations de types et/ou de sous-programmes et en fait de construire des
bibliothèques. Elle offre ainsi la possibilité d’exporter un de ces objets.
Les unités de conception secondaires correspondent aux algorithmes des modèles et des
sous-programmes.
L’architecture (ARCHITECTURE) est relative à une entité. Elle contient les

fonctionnalités et éventuellement les relations temporelles du modèle (dans une
description en vue de la synthèse, il ne doit pas y avoir de retards, ceux-ci sont liés
à la technologie).
Le corps de paquetage (PACKAGE BODY), pas toujours nécessaire, contient
l’écriture proprement dite des fonctions ou des procédures déclarées au niveau
paquetage.

La configuration (CONFIGURATION) est une unité de conception primaire qui

permet de créer un couple entité-architecture (plusieurs architectures pouvant être
associées à une entité). Dans les cas simple, elle peut être remplacée par une ligne
comportant la clause USE
B- logiciel de programmation : XILINX ISE 9.2i :
XILINX Integrated Software Environment (ISE) est un logiciel de programmation

des produits Xilinx (CPLD, FPGA spartan et virtex, …), il permet :
- la saisie de projets d’implantation sous forme de schéma logique, de machine d’états
ou en langage VHDL
- la simulation du fonctionnement d’un projet d’implantation.
- la transcription en fichier JDEC et l’implantation sur un produit Xilinx.
Etape à suivre pour créer un projet vhd Logiciel XILINX ISE9.2i :
Création d’un nouveau projet

Donner un nom du projet
Saisie des caractéristiques du projet : (Composant à programmer,
outils logiciels) :
♦ Family : Spartan3E
♦ Device : XC35500E
♦ Package : FG320
♦ Speed : -5
Choisir comme type VHDL Module et donner un nom représentatif
au fichier
Définir les entrés /sortis

Cliquez sur le bouton Finish pour terminer la création du projet
Cliquez sur le bouton Finish pour terminer la création du projet

Cliquer sur “Assign Package Pins ”pour l’adressage des
entrés/sorties

Après l’écriture du programme vhdl cliquer sur le bouton

“Generate Programming File” pour commencer la compilation
Téléchargement :
Cliquer sur ‘’IMPACT’’
Choisir le fichier pour le téléchargement dans le FPGA ensuit
cliquer sur ouvrir
Cliquez droit sur l'icône XC3S1000 et sélectionnez le programme,
Cela va lancer le téléchargement du programme dans le FPGA
L'opération de téléchargement devrait prendre quelque minute
VI-Conclusion :
Une autre façon de configurer le FPGA est l'utilisation du port JTAG (Joint Test Action
Group). Ce port est utilisé pour tester le circuit intégré, grâce à la technique de boundary
scan. Un pin est utilisé pour entrer les données JTAG et un autre pour les sortir.
On a remplacé l’analyseur multicanaux (MCA) par la carte FPGA qu’on a utilisé aussi
VHDL pour la programmation.

Chapitre 3 :
La réalisation
Pratique

I- Introduction :
Le langage VHDL est utilisé pour développer et décrire le comportement d’un

circuit logique programmable. Au début on a crié un programme qui permet de convertir
des nombres analogiques en valeur numérique ; puis on génère un autre programme qui
permet la détection du pic en utilisant la machine à état fini (FSM). Cette valeur numérique
sera mise dans une case mémoire pour le stockage.
Pour aboutir au programme final, on a du me familiariser avec la programmation du FPGA
et par développer plusieurs programmes qui seront enfin assemblé ensemble pour nous
donner le programme final.
CLK PréDiv
Counter Index/char
500hz
LCD_Driver
12bit
SW (3 :0)
DAC_A
BCD
DAC_B
signal
DAC_D
ADC_A
LED (7 :0)
Figure 18 : schéma synoptique des éléments de la carte FPGA

II. Configuration du bloc :
1- Compteur simple :
Dans cette partie on va créer un compteur qui a une horloge de 50 Mhz, le compteur
est composé de flip flop et de logique, il faut donc avoir un processus séquentiel (avec
clock).
On crée par la suite un signal interne « count »de 32 bits, le compteur incrémente
seulement à chaque front montant d’horloge et l’orsque un bouton est persé ; dans le cas
contraire il va décrémenter et le résultat s’affiche sur les leds.
Figure 19 : génération d’un compteur
Figure 20 : Résultat du programme

2- Afficheur LCD :
a-caractéristique de LCD :
L'afficheur LCD disponible sur le starter kit peut afficher 16 caractères sur 2 lignes.
Le FPGA contrôle le LCD via 4 bits de données (SF_D) et 3 bits de contrôle (LCD_E,
LCD_RS, LCD_RW). Certaines broches du FPGA sont connectes a une puce qui sert à
contrôler LCD. Il faut donc savoir comment communiquer avec cette puce pour que
l’affichage se fasse correctement sur LCD.
La fiche technique nous donne beaucoup d’information sur le fonctionnement, de plus il

faut aussi aller voir la fiche technique de LCD pour savoir quelles broches y sont
connectées.
Cette fiche montre qu’il ya 8bits de donnés, les quatre premiers bits non utilisable, un bit
permet de choisir si on veut lire ou écrire, une autre active LCD et l’autre indique si c’est
une donnée ou une commande.
b- Programme :
Figure 21 : programme d’affichage « hello IMeNe »
Dans cette partie on va afficher sur LCD le mot « Hello IMeNe » donc on commence par :
• Déclarer des variables soit en entré soit en sortie dans l’entité « Entity »
• Crée deux signaux internes Index (caractéristique du tableau ASCII) et char
• L’appel des components par le mot « port map »

Figure22: Résultat du programme
3- Convertisseur Numérique Analogique DAC :
a- Description d’un DAC :
Le passage d’un état analogique en état numérique et inversement se fait par des
convertisseurs analogiques numérique(CAN) et numériques analogiques(CNA). Un circuit
analogique manipule des signaux électriques qui peuvent prendre une infinité de valeur qui
sont en générale des fonctions continues du temps.
Dans toute la suite on considère que les signaux numériques représentent des valeurs
binaires. Dans un circuit électronique la grandeur physique que l’on utilise le plus souvent
est la tension.
Dans un système numérique tous les potentiel sont mesurés par rapport à un potentiel
de référence, la masse qui est une équipotentielle.
A chaque équipotentielle d’un circuit on peut donc associer un bit qui représente la valeur
de la tension de l’équipotentielle. Un entré ou une sortie d’un circuit numérique ne peut
prendre que deux valeurs, noté en généralement H pour High (haut) et L pour Low (bas).

CLK 1KHz
Pre_divi Conter
DAC_A
12bit
Sw DAC_B
Rotory_Conterer
DAC_C
DAC_D
Adc_A
LED
Adc_B
Figure 23: Schema descriptive d’un ADC
b- Programme :
• Déclarer-les entrés sorties

• Générer un autre signal « Pacer1khz » pour contrôler le compteur
• Crée un autre compteur de 12 bits qui fait la transmission des données au DAC_A
• Connecter les pins du DAC avec les signaux internes de la carte part le mot « port
map »
• Fait une division de 1Khz à partir d’une horloge de 50 Mhz (donc on va faire une
division pour avoir 1Khz) chaque Hz représente à un temps d’exécution du
programme

Dans la partie du programme de la conversion on a fait une division d’une horloge de

50Mhz ; le compteur va incrémenter à chaque front montant d’horloge et à condition que le
signal interne de la carte FPGA Cnt0 est <50000 sinon il revient à la condition de départ
sans oublier la présence d’un autre signal pacer1Khz qui va contrôler l’état du compteur.
4- Affichage temps :
a - Principe :
Dans cette partie ; on va faire un compteur qui compte de 0 à N (N : valeur optimal) et qui
envoie de son compte sur les LED. La valeur du compteur augmente à chaque seconde puis
à chaque minute et enfin à chaque heur et recommence à 0 après que la valeur optimale est
atteinte.
Chaque compteur est contrôlé par 6 signaux qui sont OverflowS1, S2, M1, M2, H1, H2.
b- Programme :
Figure 25 : Affichage d’une seconde

Ce programme représente une partie du programme principale de l’affichage temps dont on

fait au début du programme une déclaration d’entré/sortie ; une division de1hz
Le programme ci-dessus permet de compter à chaque second .If « REST=’1’ »le compteur
est à 0 ; il incrémente à condition que si SECOND1<9 sinon OVERFLOWS1<=’1’ (signal
de contrôle interne indique l’atténuation de la valeur optimal) et le compteur passe à la
SECOND10 qui va compter jusqu’au 5(SECOND10<5).
Remarque :
Pour avoir une minute on doit compléter le comptage jusqu’au 59second c’est pour ca
quand a fait à la fin du programme une concaténation entre SECOND1 et SECOND10.
Même principe pour minute et heur.
Concaténation & :
Process (clk)
Begin
If rising_edge (clk) then
If (SW0<=’0’ and SW1=’0’) then
LEDs<=Second10 & Second1;
Else
LEDs<=”00000000”; end if; end process;

5- Acquisition des données :
L’acquisition de données fait appel à un circuit FPGA pour le contrôle des fonctionnalités
matérielles. Ce contrôle du cadencement par FPGA permet de rendre toutes les E/S
analogiques et numériques configurables en vue d’un fonctionnement spécifique à
une application. Ce tutorial montre la liaison entre les différents éléments de la carte.
Figure 27 : chaine d’acquisition des données
Le BCD : permet de convertir un nombre binaire de 16 bits en 5 chiffres ; chaque chiffre

BCD s’écrit sous forme de 4 bits.
Rotorycounter : pour choisir les pins qu’on a besoin (count up/down)
Entity work.Rotary_counter
Entity work.Bin16_Bcd5 Generic map
Port map (CLK=>CLK (bits=>12Increment=>16)
BinIN=>AdcA1 Port map (CLK
Bcdout=>Bcdout Rot_A=>CLK
Rot_B=>Rot_B
Configuration BCD ET Rotary counter

Figure28 : résultat du programme pour de la chaine d’acquisition
6- Machine d’état :
a- Principe :
La machine d’état fini est un assemblage d’un circuit combinatoire et d’un organe de
mémorisation ; c’est une conceptualisation particulière d’un circuit particulier séquentiel.
Les sorties sont élaborées par un bloc combinatoire de décodage du registre d’état
Figure29 : diagramme d’état d’une machine à état fini

b- Définition des termes :
Diagramme d'état : Illustre la forme et la fonction d'une machine d'état

Etat : Un ensemble des valeurs mesurées en des points différents dans un système
numérique.
Le Réenregistre d’état c’est un registre (de n éléments binaires) synchronisé par l’horloge;
à chaque coup d’horloge l’Etat futur remplace l’état présent.
La fonction combinatoire nexte state calcule l’état futur en fonction de l’état présent et des
entrées externes. Ces entrées doivent être synchrones de l’horloge, si elles ne le sont pas
naturellement il convient de le prévoir lors de la conception en associant par exemple une
bascule D à chaque entrée.
La fonction combinatoire output calcule les sorties en fonction de l’état actuel.
c- Programme :
Figure 30 : programme d’une détection d’un pic
Dans cette partie du programme on a crée une machine à état finis ; en premier lieu on a
généré les signaux internes qu’on a besoin :
Signal « MCA Data » : qui permet la transmission des données

Signal « PeakData » : détecte la pic

Signal « LowLevel ; HighLevel »
Le signal quand veut le détecter est limité par deux valeurs bien déterminées (low et
high) ; ce processus permet de traiter le pic des signaux inclus dans l’intervalle quand a
choisi.
7-Ajout de la mémoire :
C'est la fonction qui permet de capter, coder, conserver et restituer les stimulations et les
informations qu’on perçoit. La mémoire qu’on a utilisé est de deux RAM et a une capacité
de 256(2exp8) ; dans cette application on a besoin d’une mémoire pour stocker la valeur du
pic dans chaque case mémoire.
Figure 31: Configuration du mémoire
Le programme ci-dessus donne le fonctionnement de la mémoire ; chaque entré correspond

à une adresse, les données reçu par dina sont lu et écris dans la première mémoire ensuite
ils vont être mis dans douta pour qu’ils sont lu de nouveau dans la deuxième mémoire .
On a utilisé une mémoire de type Dual qui contient da deux mémoires : l’une pour
l’écriture et lecture et l’autre pour lecture seulement.

Programme Final :
Figure 32 : Les étapes du programme final
Déclarer l’entité qui définit les entrés/sortis

Déclarer les signaux internes
Déclarer la machine d’état
Déclarer l’ADC : pour la conversion
Déclarer LCD : pour l’affichage
Déclarer le BCD : pour la conversion
Déclarer le Rotory_counter : pour le choix de la fréquence (500/1hz)
Générer une horloge de 500 et 1hz
Configurer une mémoire pour le stockage des données

Figure 33 : résultat final du programme
Remarque :
* Pour avoir une exécution du programme plus rapide on change l’ADC.
* On utilise pour la communication PC _ carte un câble USB.
* Dans la pratique ce programme est un compteur qui compte un nombre d’impulsion ;
pour avoir le spectre on utilise l’RS232.
III-Conclusion :
On a ainsi réussi d’assemblé tous les différents composants de FPGA pour développer un
programme VHDL qui permet de convertir une valeur aléatoire en une valeur numérique
en la stockant et avec l’affichage sur LCD.

Conclusion général
Au cours de ce projet de fin d’étude, nous avons conçu et réalisé un programme VHDL
qui est composé de plusieurs parties à programmer, une partie du programme pour le
compteur, une partie pour LCD, une partie pour ADC et une autre partie pour la machine
d’état.
Ce programme peut continuer dans la perspective d’afficher les valeurs stockées sous
forme d’un spectre.
Ce projet m’a permis d’enrichir mon connaissance dans plusieurs domaines et notamment
dans l’électronique et les systèmes embarqués puisque j’ai travaillé sur les FPGA et surtout
dans la programmation VHDL.
Et je n’oublie pas la bonne formation qui j’ai reçu dans le service UEIN de la technopole
et surtout qu’on a maitrisé des nouveaux logiciels tel que XILINX ISE 9.2i pour la
programmation des circuits FPGA.

Abstract:
The project consists to program a FPGA board which will replace the MCA and therefore we
chose to create a VHDL program whose role is to provide a peak detect the digital signal from
the acquisition chain.
This program is composed of several parts to be programmed, the program part for the
counter, for LCD, for ADC and another part for the state machine. And it will download the
following program in the FPGA in order to get the final result of the downloading in a wide as
a counter.

Projet Fin D'Étude Istmt-Cnstn

Transféré par

Droits d'auteur :

Formats disponibles

Projet Fin D'Étude Istmt-Cnstn

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Projet Fin D'Étude Istmt-Cnstn

Transféré par

Droits d'auteur :

Formats disponibles

Projet Fin d’étude ISTMT-CNSTN

Université Tunis El Manar Centre National des Sciences et

Réalisation d’un Analyseur Multicanaux pour

Mrs Kahlaoui Nidhal

Année Universitaire 2011/2012

Ce mémoire de projet de fin d’études de master professionnel en systèmes embarqués

Année Universitaire 2011/2012

A mon très cher per Ezzedine

En témoignage de mon profond amour et de ma reconnaissance pour les

A ma très chère mère Souad

Reine des mères, vous m’avez appris le sens de l’honnête et de la

Que tous trouvent ici l’expression de mes sentiments de considération et de

Année Universitaire 2011/2012

La liste des Figures

Figure nom page

Figure21 Programme d’affichage 28

Figure23 Schéma descriptif d’un DAC 30

Figure24 Résultat du programme 30

Année Universitaire 2011/2012

Figure25 Affichage d’une seconde 31

Figure26 Résultat du programme 32

Figure27 Chaine d’acquisition des données 33

Figure28 Résultat du programme pour la 34

Figure29 Diagramme d’état d’une machine 34

Figure30 Programme pour la détection d’un 35

Figure31 Configuration du mémoire 36

Figure32 Les étapes du programme final 37

Figure33 Résultat du programme final 38

Année Universitaire 2011/2012

Table des matières

b-caractéristique d’un afficheur LCD…………………………………………..15

c- Outils de développement d’une carte FPGA………………………………...16

Année Universitaire 2011/2012

d-Programmation des FPGA sur XILINX……………………………………...16

III. Le langage VHDL………………………………………………………………...21

B-Logiciel de programmation XILINX ISE 9.2i………………………………….23

Chapitre3 : La réalisation pratique………………………………………25

II. Configuration du Bloc…………………………………………………………….27

3-Convertisseur Numérique Analogique DAC…………………………………...29

a-Description d’un DAC……………………………………………………….29

5-Acquisition des données………………………………………………………...33

b-Définition des termes…………………………………………………………35

Année Universitaire 2011/2012

Les Sites Internet

Année Universitaire 2011/2012

Année Universitaire 2011/2012

Figure 1 : Centre National des sciences et Technologies Nucléaires de Sidi

CNSTN_ISTMT Hammraoui Imen Page 1

II. travail demandé :

CNSTN_ISTMT Hammraoui Imen Page 2

CNSTN_ISTMT Hammraoui Imen Page 3

II. Définition de la radioactivité :

II-1 Constitution de l’atome :

Figure 2: Constitution de l’atome

CNSTN_ISTMT Hammraoui Imen Page 4

II-2 : Les différents types des désintégrations :

Figure3 : Désintégration alpha

CNSTN_ISTMT Hammraoui Imen Page 5

Figure 4 : Désintégration Béta