从 RTL 到 SoC

刘玖阳

华中科技大学

PLCT 实验室

liu@jiuyang.me

October 23, 2021

TL;DR

我不会做演讲，但是很会忽悠，为了满足节目效果，我更希望有观众随时中断我来进入忽悠环节。

- 声讨 Verilog 引入的 RTL 设计**范式**
- 回归 **电路**本质，讨论如何设计优秀的电路
- 基于 **电路**本质，分别总结对特定电路的优化方向
- 试图更加 meta 地讨论，探讨如何对大规模数字电路进行优化的基本思路
- 放送实习**广告**

基于事件的综合

Verilog 是一门从设计上就是**邪恶**的语言。
从一开始就是为了仿真设计的。

- IEEE 定义了**仿真**语意[1]。
- 用户写电路只是使用了这个语言的**可综合子集**[2]，不同 EDA 厂商会有 NDA 的帮助手册定义该。
- 基于事件设计电路违背了电路设计的**本质**。

[1] ieee1800-2005、1364-2005

[2] 试图在 spec 中搜索 synthesis

综合器很痛苦

- 根据事实标准设计“可综合子集”[3]
- 将广泛的编程范式转换成电路
- 网表优化（例如：常数传播、共有表达式消除）
- 工艺库映射[4]

[3] 404

[4] https://github.com/berkeley-abc/abc

工程师很痛苦

ALERTBLOCK

数字电路工程师不是 Verilog 工程师

- 分析甲方需求
- 设计**电路**结构
- 将电路设计转述成基于**事件**的编程范式
- 对电路进行实现和评估
- 和验证工程师搏斗

问题：用了几个加法器？


```
assign add_u = reg1 + reg2;
assign sub_u = reg1 - reg2;
always_comb begin
    exec_ret = '0;
    unique case(op)
        OP_ADD, OP_ADDU: exec_ret = add_u;
        OP_SUB, OP_SUBU: exec_ret = sub_u;
        default: exec_ret = '0;
    endcase
end
```

5

ALERTBLOCK

本质来说需要综合器理解 *unique* 的语意，根据改语意将 + 和 - 合并起来。

[5] https://github.com/trivialmips/nontrivial-mips/blob/master/src/cpu/exec/instr_exec.sv

反思：设计思路与综合器作出的补救

使用事件综合的电路开发者的思路：

if event do something else do something else

如果发生了某个**事件**，那么改变某个**状态**。

于是综合器为了 CSE 对控制状态进行检测

Pragma

用户强制写 pragma，强调多个信号是互斥的。

SAT/语意分析

检查控制信号是否**互斥**，如果互斥则共享电路。

反例：独热码的判断

以 3 位的独热码为例

```
val a = RegInit(0.U(3.W))
when(a(0)) {
    ???
} elsewhen(a(1)) {
    ???
} elsewhen(a(2)) {
    ???
}
```

本质来说综合器不知道 PopCount(a) = 1.U

反思：需要更多的元数据

再返回看大家诟病已久的 Chisel 不支持 switch-case 问题。[6] [7]

ALERTBLOCK

本质来说是，如何表述**并行查找**的元信息。

晚点再回来讨论并行查找。

[6] Verilog 1364 pg.127

[7] full_case parallel_case", the Evil Twins of Verilog Synthesis

问题：写入了什么？电路是什么？


```
module aaa (
input a,
output b,
input clk,
output c);
    assign b = ~a;
    assign b = 1'b0;
    assign b = 1'b1;
    reg r;
    always @(posedge clk) begin r <= a; end
    always @(posedge clk) begin r <= b; end
    assign c = r;
endmodule
```

问题：写入了什么？电路是什么？


```
module aaa(a, b, clk, c);
  wire _0_;
  input a;
  output b;
  output c;
  input clk;
  sky130_fd_sc_hs__conb_1 _1_ (
    .LO(_0_)
  );
  sky130_fd_sc_hs__buf_1 _2_ (
    .A(_0_),
    .X(b)
  );
  sky130_fd_sc_hs__buf_1 _3_ (
    .A(_0_),
    .X(c)
  );
endmodule
```

Guarded Atomic Action

BlueSpec 通过**原子事件**自动调度多写信号解决了这个问题。

反思：语意

ALERTBLOCK

是否一开始设计的时候就错了？

为验证而生的 Verilog，从一开始就不是为构建电路进行设计的。并且将 Chisel 等现代 RTL 带入了让人抱怨 PPA 的深渊。现有的绝大多数“大公司”都会限制 Verilog 的可综合语意到更小的范围，比如拒绝阻塞赋值[8]等。
本质来说就是在可综合 Verilog 上继续限制 Verilog 的语意到网表级。

[8] 阻塞语意违背了电路设计的初衷

回归本质：网表

问题

如何从网表的角度来思考电路？

回顾大家的体系结构课本：数据通路、控制通路。
本质来说，设计流水线就是**平衡**数据通路的每一级流水的延时。
设计状态机就是**平衡**数据通路每一个状态的延时。
而控制电路就是将数据通路通过译码器转换成控制信号。

本质

电路是一个图

Trade Off-面积与延时

在数据通路中，有一些特定的电路需要卷。这些电路的本质都是**大且深**。

- 传播逻辑
- 选择逻辑

对于数据通路设计的重要关键就是：如何在特定的设计需求之下，作出合适的**妥协**[9]。本质的设计范式就是平衡。

[9] https://zh.wikipedia.org/wiki/阿姆达尔定律

加法器

理解前缀加法器逻辑转换得到 P 和 G，转换设计思路。[10]

- Ripple Carry[11]：大小 *N-1* 深度 *N-1*
- Brent Kung[12]：大小 *2N* 深度 *2logN*
- Kogge Stone[13]：大小 *NlogN* 深度 *logN*

这些仅仅是两扇入的前缀加法器，如果是更高扇入的前缀加法器，还需考虑电容带来的延时。
在定序的电路中也常常存在，数 1 的个数或者找到第 $i(i>1)$ 个 1。这也是经常存在的传播逻辑。

[10] https://www.bilibili.com/video/BV17b4y1Y7dX
[11] https://github.com/sequencer/arithemic/blob/master/arithmetic/src/addi
[12] https://github.com/sequencer/arithemic/blob/master/arithmetic/src/addi
[13] https://github.com/sequencer/arithemic/blob/master/arithmetic/src/addi

乘法器

使用 CSA 将 N 级串行依赖转换成 $logN$ 的并行依赖。
对于 RTL 级别的设计来说，乘法器很简单（基本没什么新意）。
老老实实做 Booth Encoding（查表）和华莱士树（堆 CSA）。[14]

流水、长延时

典型的**可流水的长延时块**的设计

- 和 SRT 除法器的本质不同是这玩意儿可以流起来
- 长延时块的 retiming 是综合器需要考虑的问题（在哪儿切割流水）

[14] https://www.bilibili.com/video/BV17h411n7cD

Mux

除了传播之外的另一个重要逻辑就是**选择**：两种选择逻辑的底层实现：





15

[15] https://en.wikipedia.org/wiki/Multiplexer

多路选择器

多路选择器会严重影响电路深度，在数据通路中主要有两个使用情况：

- 真正的多路选择逻辑
- 动态移位[16]



加上高扇入优化使用独热码做掩码（AND），高扇入选择（OR）。

隐含了PopCount(a) = 1.U作为元数据优化电路。

[16] https://en.wikipedia.org/wiki/Barrel_shifter

动态移位的高扇入优化


```
def apply[T <: Data](inputs: Vec[T], shiftInput: UInt, shiftType: ShiftType,
      shiftGranularity: Int = 1): Vec[T] = {
  val elementType: T = chiselTypeOf(inputs.head)
  shiftInput.asBools().reverse
    .grouped(shiftGranularity)
    .map(VecInit(_).asUInt()).zipWithIndex.foldLeft(inputs) {
      case (prev, (shiftBits, layer)) =>
        Mux1H(
          UIntToOH(shiftBits),
          Seq.tabulate(shiftBits.getWidth)(i => {
            val layerShift: Int = i * (1 << (layer * shiftGranularity))
            VecInit(shiftType match {
              case LeftRotate =>
                prev.drop(layerShift) ++ prev.take(layerShift)
              case LeftShift =>
                prev.drop(layerShift) ++ Seq.fill(layerShift)(0.U.asTypeOf(
                    elementType))
              case RightRotate =>
                prev.takeRight(layerShift) ++ prev.dropRight(layerShift)
              case RightShift =>
                Seq.fill(layerShift)(0.U.asTypeOf(elementType)) ++ prev.
                    dropRight(layerShift)
            })
          })
        )
    }
```

甲方爸爸的钱实在太多了 (需求太卷了)

只要在 RTL 的设计领域中，所有能数据通路都在论文中了。
只要脱离了 RTL，对于数据通路的优化还能更卷。[17]
在 FinFET 中也存在着新的问题：共轭的 N/P 管，非对称的晶体管设计收到了限制。
在此之后怎么卷？

[17] https://ieeexplore.ieee.org/document/1051786

控制通路

控制通路的信息来自于数据通路 (例如 IF、BP、CSR):
基本来说，数据通路到控制通路的转换分为两种:

- 不需要 XOR（真值表化简加 PLA：即译码器电路）
- 需要 XOR(依赖传输逻辑：如定序等)

译码器

本质

译码器的电路本质是 PLA(programmable logic array)。

为了从数据通路中获得译码后的控制电路：

- 真值表优化算法：子集覆盖问题。Quine Mccluskey 搜索全局最优解[18]；espresso 启发式求局部最优解[19]。
- 逻辑综合：综合器将门级网表转换成逻辑门时进行了复杂逻辑门的 *techmap*。
- 重编码：宏观来看，这就是 ISA 编码的艺术。微观来看，以状态机为例，重编码算法就是状态到状态间的映射关系的转换。在控制通路中，MicroOp 的设计也是一种重编码。

[18] https://www.bilibili.com/video/BV1Av411v7UR

[19] PLCT 的韩博阳同学正在卷

关于一些 Chisel 的误解的澄清

在这一页中，虽然我们处于讨论控制通路设计的位置。但是，我希望澄清一些关于对 Chisel 的误解：

- SpinalHDL 可以产生更好的状态机？[20]
- Chisel 少了 switch-case 产生的电路就更差？[21]

[20] https://spinalhdl.github.io/SpinalDoc-RTD/master/SpinalHDL/Libraries/fsm.html

[21] https://www.bilibili.com/video/BV1hq4y1d71A

多路选择器优化

两种多路选择器：优先选择和并行选择。
优先选择具有传播性：优先级高的分支的控制信号会传播到优先级更低的分支。
这种传播可以体现在数据通路中，也可以体现在控制通路中。
大部分设计者更偏向的是：在控制通路中将串行优先选择转到并行优先选择逻辑。（查表/CSA）作为掩码进行选择，增大扇出用独热码的方式进行优化。

对控制通路的优化思路

- 人工优化真值表（更多的?、重编码、预译码）
- 对于小表选择使用 QMC，对于大表选择使用 espresso
- 将数据通路的优先选择提取到译码中
- 对定序逻辑进行特殊优化

总结

摒弃掉基于事件的设计范式，回归图的本质：

- 根据需求设计数据通路，大致估计数据通路中的延时和面积。
- 针对数据通路的多路选择器的 SEL 信号、寄存器更新、读 RAM、写 RAM 设计其对应的控制信号。
- 设计控制通路，对控制信号进行编码 (MicroOp/Pre-Decode)
- 丢给验证工程师去修 bug

RTL 编程和软件编程的本质不同

贵

RTL 有时候缺乏很多元数据的抽象。Floorplan、Power、Timing 等信息无法反馈给之后的设计部分。

总线协议

解偶

总线协议的设计就是将数据和控制信号进行路由传送给远端。

- 访存
- 缓存
- 计算
- 原子 (访存加计算)

本质就个路由协议，将不同的请求路由到不同的位置上。
所有 IP 加上地址直接接入到总线。

基于 IP 的设计

不同 IP 直接的交互只能通过总线进行交互，不存在数据通路和控制通路的共享。

总线功能越多，卖得越好。

数字 IP 的巨大浪费

问题

是否真的需要这个 IP 的所有功能？

此 IP 上的所有功能是否会被使用了？
不需要的功能，变成了永久的暗硅。

Diplomacy

本质还是原数据

将总线 IP 连接（图）的元数据暴露在 RTL 设计之中，按需定制特定 IP。

元数据

本质

对元数据的理解和操作。

- 一个加法器面积多大，延时多高。
- 选择电路是优先选择还是并行选择。
- 真值表的优化算法，如何设计真值表可以尽可能减少电路逻辑。
- 状态机如何重编码。综合器会如何进行优化。
- SoC 的连接关系，参数传递应该如何传递给子模块按需生成电路。
- 电路在后端应该怎么摆？电源设计，时钟设计。

电路设计基本原则

本质

Trade Off

- 数据通路
- 控制通路
- 丢 debug 的锅给验证人员

广告

PLCT 是中科院软件所下的组织。PLCT Chisel 小组是 PLCT 下的组织。
所有工作都是**开源**的。
我们的开源工作主要是：

- 给上游提供新功能、修 bug、加文档
- 上游不做的，我们开源来做
- 设计完善的开源项目捐赠给基金会共同维护

主要领域

- 对 Chisel/FIRRTL 的增加新功能、修 bug、加文档
- 基于 Diplomacy 的**智能**总线 IP 设计
- 优化 Chisel 的验证流程
- 基于 Chisel 的高度的可配数字 IP