日立、量子コンピュータに匹敵するCMOS半導体コンピュータを開発

　株式会社日立製作所は23日、量子コンピュータで用いられる計算手法をCMOS半導体の上で擬似的に再現することで、約1兆の500乗通りという膨大なパターンから瞬時に全体最適を求めることができるコンピュータを試作したことを発表した。22日(米国時間)より米サンフランシスコで開催される半導体関連の国際会議「ISSCC 2015」で発表される。

　巡回セールスマン問題や交通渋滞など、大規模で複雑化した社会システムの課題解決に向け、「組み合わせ最適化問題」と言われる全体最適となる組み合わせを見つける課題を解くためのコンピュータとなる。この課題については、0と1を重ね合わせて表現できる量子アニーリングを用いた量子コンピュータにより、磁性体の振る舞いを物理現象として利用しイジングモデルに変換して解く手法が注目されているが、極低温に冷却する装置や超伝導素子などが必要なため、大規模化が困難となっている。

　イジングモデルは、+と-の2つの状態を取る強磁性体スピンが、隣接するスピン間で相互作用する振る舞いを示すもので、日立製作所では、これをCMOS半導体で擬似的に再現するCMOSアニーリング技術を開発。半導体回路では決まった動作しかしないため、特定の局所解に留まってしまう問題があったが、CMOSアニーリング技術では外部から特殊な回路を経てノイズを入力することで、より良い解を求めるアニーリング動作をCMOS半導体回路上で実行できるようになった。

　今回は65nmプロセスで製造された半導体を用いたコンピュータの試作機を開発。現在の量子コンピュータのパラメータ数512に対し、20,480パラメータの組み合わせ最適化問題を数msecで解け、従来のコンピュータと比較して電力効率が約1,800倍となることを実証した。また、システムが常温で動作することも確認されている。この仕組みを14nmプロセスの半導体で実装した場合には、1,600万パラメータに対応することができるという。

+/-の状態を持つ格子上で隣接点間の相互作用を考慮する強磁性体のイジングモデル

CMOSアニーリングでは外部からノイズを加えることで特定の局所解に留まることなく、最適な実用解を求める