U-100A

NOTA DE APLICAÇÃO

UC3842 / 3/4/5 fornece baixo custo

CONTROLE DE MODO ATUAL
INTRODUÇÃO CONTROLE DE MODO ATUAL

O desafio fundamental do projeto da fonte de alimentação é alcançar A Figura 1 mostra o sistema de controle de modo de corrente de dois circuitos em
simultaneamente dois objetivos conflitantes: bom desempenho elétrico e uma aplicação típica de regulador de buck. Um sinal de relógio inicia os pulsos de
baixo custo. O é um modulador de largura de pulso integrado energia em uma frequência fixa. A terminação de cada pulso ocorre quando um
projetado análogo da corrente do indutor atinge um limite estabelecido pelo sinal de erro.
com esses dois objetivos em mente. Isso fornece aos projetistas um Dessa forma, o sinal de erro realmente controla a corrente do indutor de pico. Isso
controlador barato com o qual eles podem obter todas as vantagens de contrasta com os esquemas convencionais nos quais o sinal de erro controla
desempenho da operação no modo atual. Além disso, a série UC3842 é diretamente a largura do pulso sem considerar a corrente do indutor.
otimizada para o seqüenciamento eficiente de energia de conversores
off-line, reguladores de CC para CC e para acionar MOSFETs ou
transistores de potência. Esta nota de aplicação fornece uma descrição
Várias vantagens de desempenho resultam do uso do controle no modo atual.
funcional da família UC3842 e destaca os recursos de cada membro
Primeiro, é alcançada uma característica de alimentação de tensão de entrada;
individual, UC3842, UC3843, UC3844 e UC3845. Ao longo do texto, o
isto é, o circuito de controle corrige instantaneamente as variações de tensão de
número de peça da UC3842 será referenciado, no entanto, os circuitos
entrada sem usar nenhuma faixa dinâmica do amplificador de erro. Portanto, a
generalizados e as características de desempenho se aplicam a cada
regulação da linha é excelente e o amplificador de erro pode ser dedicado à
membro da série UC3842, salvo indicação em contrário. Uma revisão do
correção exclusivamente de variações de carga. Para conversores nos quais a
controle do modo atual e seus benefícios estão incluídos e são
corrente do indutor é contínua, o controle da corrente de pico é quase
mencionados métodos para evitar armadilhas comuns.
equivalente ao controle da corrente média. Portanto, quando esses conversores
empregam controle de modo atual, o indutor pode ser tratado como um

Figura 1. Sistema de controle em modo de corrente de dois circuitos

3-53
NOTA DE APLICAÇÃO U-100A

fonte de corrente controlada por tensão de erro para fins de análise de pequenos causa um erro correspondente na tensão de saída da fonte. O tempo de
sinais. Isso é ilustrado na Figura 2. A resposta de freqüência de controle e saída de recuperação é o que pode ser bastante longo. Quão-
dois polos desses conversores é reduzida a uma resposta de polo único (capacitor No entanto, a rede de compensação da Figura pode ser usada onde o
de filtro em paralelo à carga). Um resultado é que a compensação do amplificador controle no modo atual eliminou o polo do indutor. A resposta dinâmica de
de erro pode ser projetada para gerar uma resposta estável do conversor em malha sinal grande é então bastante aprimorada devido à ausência de
fechada com maior largura de banda de ganho do que seria possível com o controle
de largura de pulso, dando à fonte uma resposta dinâmica de pequeno sinal
A limitação de corrente é bastante simplificada com o controle no modo atual. A
aprimorada às mudanças de cargas. Um segundo resultado é que o circuito de
limitação de pulso a pulso é, naturalmente, inerente ao esquema de controle. Além
compensação do amplificador de erro se torna mais simples, conforme ilustrado na
disso, um limite superior da corrente de pico pode ser estabelecido simplesmente
Figura 3. Capacitor
apertando a tensão de erro. A limitação precisa da corrente permite a otimização
dos elementos magnéticos e dos semicondutores de potência, garantindo uma
e resistor na Figura 3a, adicione um valor baixo
operação confiável da fonte.
frequência zero que cancela um dos dois controle-para-. pólos de saída de
conversores no modo não atual. Para mudanças de carga de sinal grande,
nas quais a resposta do conversor é limitada pela taxa de rotação do indutor, Finalmente, os estágios de potência controlados no modo de corrente podem ser operados em
o amplificador de erro irá saturar enquanto o indutor estiver alcançando a paralelo com o compartilhamento de corrente igual. Isso abre a possibilidade de uma abordagem
carga. Durante este tempo, cobrará para um nível anormal. Quando a modular para o design da fonte de alimentação.
corrente do indutor atinge o nível necessário, a tensão

Figura 2. O indutor parece uma fonte atual para pequenos sinais

A) Controle direto do ciclo de serviço B) Controle de modo atual

Figura 3. Compensação de amplificador de erro necessária para projetos de corrente contínua de indutor

3-54
NOTA DE APLICAÇÃO U-100A

A SÉRIE UC3842 / 3/4/5 de IC PWM DE MODO ATUAL

DESCRIÇÃO CARACTERÍSTICAS

A família de CIs de controle UC1842 / 3/4/5 fornece os recursos necessários para Otimizado para conversores off-line e CC para CC Corrente de partida
implementar esquemas de controle de modo de corrente de frequência fixa off-line ou
baixa (<1 mA) Compensação automática de avanço automático Limite
CC a CC com uma contagem mínima de peças externas. Os circuitos implementados
internamente incluem bloqueio de subtensão com corrente de inicialização menor que de corrente pulso a pulso Características de resposta de carga
1 mA, uma referência de precisão ajustada para precisão na entrada do amplificador
aprimoradas Bloqueio de subtensão com histerese Supressão de pulso
de erro, lógica para garantir a operação travada, um comparador PWM que também
fornece controle de limite de corrente e um totem estágio de saída do polo projetado duplo Supressão de pulso duplo Saída de pólo de totem de corrente
para obter ou reduzir a corrente de pico alto. O estágio de saída, adequado para
acionar qualquer MOSFET de canal N ou comutador de transistor bipolar, é baixo no alta Aparada internamente Referência de Bandgap 500 kHz Operação

estado desligado.
Baixo erro Amp

As diferenças entre os membros dessa família são os limites de bloqueio

sob tensão e as faixas máximas de ciclo de serviço. O UC1842 e UC1844
possuem limites UVLO de 16V (ligado) e 10V (desligado), ideais para
aplicações off-line. Os limites correspondentes para o UC1843 e UC1845
são 8,5V e 7,9V. O UC1842 e o UC1843 podem operar com ciclos de
serviço próximos de 100%. Um intervalo de zero a <50% é obtido pelo
UC1844 e UC1845 pela adição de um flip flip interno que apaga a saída de
todos os outros ciclos de clock.

GUIA DE SELEÇÃO DE IC USO RECOMENDADO

Nota 1. A = número do pino DIL-8. B = Número do PIN SO-16.

2. Alterne o flip-flop usado apenas em 1844A e 1845A.

Figura 4

3-55
NOTA DE APLICAÇÃO U-100A

BLOQUEIO DE SUBTENSÃO

O circuito UVLO garante que é adequado para fazer

a totalmente operacional antes de ativar o
estágio de saída. A Figura 5 mostra que os limiares de ativação e desativação
do UVLO são fixados internamente em 16V e 10V, respectivamente. A histerese
de 6V impede oscilações
durante o seqüenciamento de energia. A Figura 6 mostra os requisitos atuais de
fornecimento. A corrente de inicialização é inferior a 1 mA para inicialização eficaz a
partir da entrada retificada de um conversor off-line, conforme ilustrado na Figura 6.
Durante a operação normal do circuito,
Figura 6. Durante o bloqueio por subtensão, a saída
é desenvolvido a partir de enrolamento auxiliar
O driver é enviesado para afundar pequenas quantidades de corrente.
com e No início, no entanto, devemos ser

cobrado a 16V através Com uma corrente de inicialização de 1

mA, pode ser tão grande quanto 100 e ainda cobram GIN
OSCILADOR
quando = 90V RMS (linha baixa). A dissipação de energia seria
então menor que 350 mW, mesmo em condições de alta linha = 130V O oscilador UC3842 é programado como mostrado na Figura
RMS). 8. O capacitor de temporização CT é carregado de (5V) até
o resistor de temporização e descarregada por uma corrente interna
Durante UVLO; o driver de saída está em um estado baixo. Embora não exiba as
fonte de aluguel.
mesmas características de saturação da operação normal, pode facilmente afundar
1 miliampere, o suficiente para garantir que o MOSFET seja retido. A primeira etapa na seleção dos componentes do oscilador é determinar o tempo
limite do circuito necessário. Uma vez obtida, a Figura 9 é usada para identificar o
valor padrão mais próximo de CT para um determinado período morto. Em seguida, o
apropriado o valor é
interpolado usando os parâmetros para e oscilador
frequência. A Figura 10 ilustra o combinações
versus frequência do oscilador. O resistor de temporização pode ser calculado a
partir da seguinte fórmula.

(kHz) = 1,72 / (k) ×

O UC3844 e o UC3845 possuem um flip-flop de divisão por dois interno acionado

pelo oscilador para um ciclo de trabalho máximo de 50%. Portanto, seus osciladores
devem ser configurados para funcionar com o dobro da frequência de comutação da
fonte de alimentação desejada. O oscilador UC3842 e UC3843 opera na freqüência
de chaveamento. Cada oscilador do
família pode
ser utilizado até um máximo de 500 kHz.

0019-8

Figura 7. Fornecendo energia para o

3-56
NOTA DE APLICAÇÃO U-100A

CICLO MÁXIMO DE DEVER SENSOR ATUAL E LIMITAÇÃO

O UC3842 e o UC3843 têm um ciclo de trabalho máximo de A entrada do sensor de corrente UC3842 é configurada conforme mostrado na
aproximadamente 100%, enquanto o UC3844 e o UC3845 são fixados no Figura 12. A conversão de corrente em tensão é feita externamente com resistor de
máximo em 50% por um flip flop interno. Esse grampo do ciclo de serviço é referência à terra Sob normal
vantajoso na maioria dos conversores de retorno e avanço. Para um ótimo operação do pico de tensão através é controlado pelo
desempenho do CI, o tempo morto não deve exceder 15% do período do E / A de acordo com a seguinte relação:
relógio do oscilador.

Durante a descarga, ou tempo "morto", o sinal do relógio interno apaga a

saída para o estado baixo. Isso limita o ciclo de trabalho máximo Onde = tensão de controle = tensão de saída E / A.
para:
pode ser conectado diretamente ao circuito de energia ou através de um
transformador de corrente, conforme a Figura 11 ilustra. Enquanto uma conexão direta
=1- UC 3 8 4 2/3
é mais simples, um transformador pode reduzir a dissipação de energia em
=1- /2X UC3844 / 5 reduzir erros causados ​pelo
onde T PERÍODO = Oscilador 1 / F corrente de base e fornece mudança de nível para eliminar a restrição de
detecção com referência ao solo. A relação entre
e a corrente de pico no estágio de potência é dada por:

onde: N = relação de espiras do transformador de corrente

= 1 quando o transformador não é usado. Para fins de análise de

pequenos sinais, o ganho de controle para corrente detectada é:

0019-9

Figura 8
Ao detectar corrente em série com o transistor de potência, como mostra a Figura
Deadtime vs > 5k) 11, a forma de onda atual geralmente apresenta um grande pico em sua borda
principal. Isso ocorre devido à recuperação mais retificada e / ou à capacitância
entre os enrolamentos no transformador de potência. Se não atenuado, esse
transiente pode terminar prematuramente o pulso de saída. Como mostrado, um
simples filtro RC geralmente é adequado para suprimir esse pico. A constante de
tempo RC deve ser aproximadamente igual à duração do pico atual (geralmente
algumas centenas de nanossegundos). A entrada inversora para o compasso
sensor de corrente UC3842 é fixada internamente em 1V (Figura 12). A limitação
de corrente ocorre se a tensão no pino 3 atingir esse valor limite,

0019-10 ou seja, o limite atual é definido por:

Figura 9

Resistência cronometrada vs frequência

FREOUÊNCIA - (Hz)
0019-11
0019-13

Figura 10 Figura 11. Detecção de corrente acoplada ao transformador

3-57
NOTA DE APLICAÇÃO U-100A

0019-12

Figura 12. Sensor de corrente

AMPLIFICADOR DE ERROS

A configuração do amplificador de erro (E / A) é mostrada na Figura

13. A entrada não inversora não é transferida para um pino, mas é polarizada
internamente para 2,5V ± 2%. A saída E / A está disponível no pino 1 para
compensação externa, permitindo ao usuário controlar a resposta de frequência
em circuito fechado do conversor.

A Figura 14 mostra um circuito de compensação E / A adequado para estabilizar

qualquer topologia controlada em modo de corrente, exceto conversores de retorno e
impulso operando com corrente de indutor. Os componentes de feedback adicionam
um polo à função de transferência de loop em
= e são escolhidos

sen para que este polo cancele o zero do ESR do capacitor do filtro de saída
no circuito de potência. e conserte a Figura 14. Compensação
ganho de frequência. Eles são escolhidos para proporcionar o máximo de ganho A saída E / A fornecerá 0,5 mA e 2 mA. Um limite mais baixo para
possível, enquanto ainda permitem que o polo formado pelo capacitor do filtro de saída É dado por:
e a carga rolem o ganho do loop para a unidade (0 dB) em f
Esta técnica assegura
estabilidade do conversor, proporcionando boa resposta dinâmica.

0019-14

Figura 13. Configuração E / A

3-58
NOTA DE APLICAÇÃO U-100A

Corretor de polarização de entrada E / A (2 max) flui através resultado- transistores. A condução cruzada entre os transistores de saída é mínima,
um erro de CC na tensão de saída dado por: a potência adicionada média com = 30V
é de apenas 80 mW a 200 kHz.

A limitação da corrente de pico através do IC é realizada colocando um

Portanto, é desejável manter o valor de tão baixo quanto
resistor entre a saída do totem e a porta do MOSFET. O valor é
possível.
determinado dividindo a tensão do coletor de totem
A Figura 15 mostra a resposta em frequência de malha aberta do UC3842 E / A. O pelo pico
ganho representa um limite superior ao ganho do E / A compensado. O atraso de classificação atual do totem do CI. Sem esse resistor, a corrente de pico é
fase aumenta rapidamente à medida que a frequência excede 1 MHz, devido a limitada apenas pela taxa dV / dT da comutação do totem e pela capacitância
polos de segunda ordem a ~ 10 MHz e acima. da porta FET. O uso de um diodo Schottky da saída PWM para o terra
impedirá que a tensão de saída fique excessivamente abaixo do solo,
causando instabilidades no IC. Para ser eficaz, o diodo selecionado deve ter
Os conversores de aumento contínuo e indutor de corrente de indutor e flyback têm
uma queda direta de menos de 0,3V a 200 mA. A maioria dos diodos
um zero no meio plano direito em sua função de transferência. Um pólo de
Schottky de 1 a 3 A exibe essas características acima da temperatura
compensação adicional é necessário para reduzir o ganho do loop em uma frequência
ambiente. Colocar o diodo o mais próximo possível do PWM fisicamente
menor que a do zero do RHP. e
aumentará o desempenho do circuito. A implementação do esquema de
no circuito da Figura 16, forneça esse polo.
acionamento completo é mostrada nos seguintes diagramas. Os circuitos
acionados por transformadores também exigem o uso de diodos Schottky
SAÍDA TOTEM-POLE
para evitar um conjunto semelhante de circuitos.
O UC3842 PWM possui uma saída de totem único que pode ser operada
até um pico de ± 1 A para acionar portas MOSFET e uma corrente média
de + 200 mA para energia bipolar

10 100 1K 10K 100K 1 milhão 10 milhões

FREQUÊNCIA - (Hz)
0019-16

Figura 15. Resposta em frequência de circuito aberto do amplificador de erro

0019-17

Figura 16. Circuito de compensação E / A para topologias de reforço contínuo e flyback

3-59
NOTA DE APLICAÇÃO U-100A

ocorrências na saída PWM. O toque abaixo do solo é bastante aprimorado A Figura 19 mostra um circuito do inversor MOSFET isolado que é apropriado
pela indutância de vazamento do transformador e capacitância parasita, quando o sinal do inversor deve ser mudado de nível ou transmitido através de um
além da indutância de magnetização e capacitância da porta FET. A limite de isolamento. Os transistores bipolares podem ser acionados eficientemente
implementação do circuito é semelhante ao exemplo anterior. As Figuras 18, com o circuito da Figura
19 e 20 mostram circuitos sugeridos para acionar MOSFETs e transistores 20. Resistores e corrigir a corrente de base no estado

bipolares com a saída UC3842. O circuito simples da Figura 18 pode ser enquanto capacitor fornece um pulso de corrente de base negativo

usado quando o IC de controle não estiver isolado eletricamente da ativação para remover a carga armazenada no desligamento. Como a série UC3842

e desativação do MOSFET para ± 1 amp. Ele também fornece possui apenas uma única saída, é necessário um circuito de interface para

amortecimento para um circuito de tanque parasita formado pela capacidade controlar topologias push-pull de meia ou ponte completa. O driver de saída
de entrada FET e indutância de fiação em série. O diodo Schottky D1 dupla UC3706 com flip-flop de alternância interno executa essa função. Um
impede que a saída do IC fique muito abaixo do solo durante o exemplo de circuito no final deste artigo ilustra uma aplicação típica para esses
desligamento. dois CIs. A capacidade aumentada do inversor para acionar vários FETs em
paralelo ou outras cargas pode ser realizada usando um dos CIs do driver
UC3705 / 6/7.

10 a 20V

FONTE OU SAÍDA ATUAL DA SAÍDA - (A)

0019-18 Figura 18. Unidade MOSFET direta

Figura 17. Características de saturação da saída

20 a 30V 12 TO 20V

Figura 19. Unidade MOSFET isolada

Figura 20. Unidade bipolar com polarização de desligamento negativo

3-61

Eu
NOTA DE APLICAÇÃO U-100A

BARULHO ao dirigir MOSFETs. Um grampo de diodo Schottky do solo ao pino 6

impedirá que esse ruído de saída seja alimentado no oscilador. Se essas
Como mencionado anteriormente, o ruído no sentido atual ou nos sinais de controle
medidas falharem na correção do problema, a frequência do oscilador
pode causar tremulação significativa na largura de pulso, principalmente nos projetos de
sempre poderá ser estabilizada com um relógio externo. O uso do circuito
corrente contínua de indutor. Embora a compensação da inclinação ajude a aliviar esse
da Figura 31 resulta em um
problema, uma solução melhor é minimizar a quantidade de ruído. Em geral, a
forma de onda como a da Figura 21B. Aqui
imunidade a ruído melhora à medida que as impedâncias diminuem em pontos críticos
o oscilador é muito mais imune ao ruído, porque a tensão da rampa nunca
de um circuito.
se aproxima do limite interno.

Um desses pontos para uma fonte de comutação é a linha de base. Pequenas

SINCRONIZAÇÃO
indutâncias de fiação entre vários pontos de aterramento em uma placa PC podem
suportar ruídos no modo comum com amplitude suficiente para interferir na operação
O método mais simples para forçar a sincronização utiliza o capacitor de
correta do IC modulador. Um plano de aterramento de cobre e linhas de retorno
temporização na configuração quase padrão. Rath-
separadas para caminhos de alta corrente reduzem bastante o ruído no modo comum.
mais do que trazer para aterrar diretamente, um pequeno resistor é
Observe que o UC3842 possui um único pino de aterramento. As correntes altas do
colocado em série com à terra. Esse resistor serve como
dissipador na saída, portanto, não podem ser retornadas separadamente.
a entrada para o pulso de sincronização que aumenta a Voltagem
acima do limite superior interno do oscilador. O PWM pode funcionar na
frequência definida por e até
Capacitores de desvio monolíticos de cerâmica (0,1 de o pulso de sincronização aparece. Esse esquema oferece várias
e aterrar fornecerá caminhos de baixa impedância para vantagens, incluindo a rampa local disponível para compensação da
transientes de alta frequência nesses pontos. A entrada para o amplificador inclinação. O oscilador UC3842 / 3/4/5
de erro, no entanto, é um ponto de alta impedância que não pode ser
ignorado sem afetar a resposta dinâmica da fonte de alimentação. Portanto,
deve-se tomar cuidado para dispor a placa de tal maneira que o caminho de
feedback esteja longe de componentes geradores de ruído, como o (s)
transistor (es) de potência.

A Figura 21 ilustra outro problema comum induzido por ruído. Quando o

transistor de potência é desligado, um pico de ruído é acoplado ao oscilador
terminal. Em tarefas de alta
cles a tensão em aproxima-se do seu limiar
el (~ 2.7V, estabelecido pelo circuito interno do oscilador) quando esse pico
ocorre. Um pico de amplitude suficiente disparará prematuramente o
oscilador, conforme mostrado pelas linhas tracejadas. Para minimizar o pico
de ruído, escolha Como

maior possível, lembrando que o tempo morto aumenta com 0019-32

É recomendado que nunca seja menor que

Figura 22. Implementação do circuito de sincronização
~ 1000 Frequentemente, o ruído que causa esse problema é
causada pela saída (pino 6) sendo puxada para baixo do solo no desligamento por
parasitas externos. Isto é particularmente verdade

Figura 21. (a.) O ruído no pino 4 pode causar o pré-disparo do oscilador.

(b.) Com sincronização externa, o ruído não se aproxima do nível limite.

3-61
NOTA DE APLICAÇÃO U-100A

deve ser definido para uma frequência mais baixa que a corrente de pulso de entrada lógica digital em vez do modo analógico convencional. As principais
sincronização, normalmente 20% com um pulso de 0,5V aplicado no resistor. considerações sobre pontualidade, tempo morto, ciclo de serviço e frequência
Informações adicionais sobre sincronização podem ser encontradas em podem ser incluídas na entrada digital do trem de pulsos.

“Considerações práticas sobre fontes de alimentação no modo atual” listadas no

apêndice de referência. O UC3842 também pode ser sincronizado com uma fonte Uma entrada de nível lógico LOW determina o tempo máximo de ativação do PWM. Por
de relógio externa através do outro lado, uma entrada HIGH controla o OFF ou o tempo morto. Restrições críticas de
terminal (pino 4) como mostrado frequência, ciclo de trabalho ou tempo morto podem ser controladas com precisão por
na Figura 23. qualquer coisa, desde um temporizador 555 até uma elaborada rotina de software
controlada por microprocessador.
Em operação normal, o capacitor de temporização Está carregado

entre dois limites, os limites superior e inferior do comparador. Como

inicia seu ciclo de carga, a saída do
O PWM é iniciado e ativado. O capacitor de temporização continua a
carregar até atingir o limite superior do comparador interno. Uma vez
cruzado, o circuito de descarga é ativado e descarregado
até a debulha mais baixa
velho é alcançado. Durante esse tempo de descarga, a saída PWM é desativada,
garantindo assim um tempo “morto” ou desligado para a saída.

Uma representação digital do status de carga / descarga do oscilador pode ser

utilizada como entrada para o terminal.
Em casos como este, em que nenhuma porta de sincronização está facilmente disponível, o
circuito de temporização pode ser acionado a partir de um

0019-34

Figura 23

Sincronização com um relógio externo

Figura 24

3-62
 NOTA DE APLICAÇÃO U-100A

GERADOR DE PULSO DE SINCRONIZAÇÃO

O oscilador UC3842 / 3/4/5 pode ser usado para gerar pulsos de sincronização esquema. Acionado pelo tempo morto do mestre, esse circuito pode ser usado
com um mínimo de componentes externos. Esse circuito simples mostrado na por várias centenas de quilómetros, com um mínimo utilizável a várias centenas
de quilogramas, com um mínimo de atrasos entre o mestre e os escravos. As
Figura 25 é acionado na borda descendente do fotos mostradas nas Figuras 26 e 27 representam as formas de onda do circuito
forma de onda e gera o pulso de sincronização
necessário para a sincronização mencionada anteriormente de interesse.

Figura 25. Circuito do gerador de pulso de sincronização

Rastreio superior:

Entrada de Circuito

Traço superior:

Escravo Traçado
Traço inferior: saída
inferior: Mestre
do circuito em 24
ohms

Vertical: O.5V / CM Ambos Vertical: 0.5V / CM Ambos

Horizontal: Horizontal:

001938 001939
0019-38 0019-39

Figura 26. Operando formas de onda a 500 kHz Figura 27. Formas de onda de sincronização mestre / escravo em

3-63
NOTA DE APLICAÇÃO U-100A

CIRCUITOS DA BOMBA DE CARGA

BAIXA CONVERSÃO DC / DC

Figura 28 Figura 29

Modo de regulador de tensão de baixo consumo de energia

O regulador básico de buck está descrito no Manual

de Aplicações UNITRODE.

* Consulte o Livro do Seminário de Design da Fonte de

Alimentação UNITRODE para obter detalhes sobre a
compensação; consulte “Fechando o loop de feedback”,
Topologia Buck.

Figura 30

3-64
NOTA DE APLICAÇÃO U-100A

EXEMPLOS DE CIRCUITO Consulte também a nota de aplicação UNITRODE U-96 no manual de

aplicações.
1. Flyback Off-Line
A Figura 31 mostra um regulador de flyback off-line de múltiplas saídas e 25W
controlado com o UC3844. Esse regulador é de baixo custo, pois utiliza apenas
dois elementos magnéticos, uma técnica de detecção de tensão no lado primário
e um circuito de controle barato. As especificações estão listadas abaixo.

0019-46

Figura 31

Especificações da fonte de alimentação

1. Tensão de entrada: 95 VCA a 130 VCA (50 Hz / 60 Hz)
2. Isolamento da linha: 3750V
3. Frequência de comutação: 40 kHz
4. Eficiência a plena carga: 70%
5. Tensão de saída:
A. + 5V, ± 5%: carga de 1A a 4A Tensão da
ondinha: 50 mV PP Máx.
6. + 12V, ± 3% carga de 0,1A a 0,3A Tensão da
ondinha: 100 mV PP Máx.
C. -12V ± 3%, carga de 0,1A a 0,3A Tensão da
ondinha: 100 mV PP Máx.

3-65
 2. Conversor Push-Pull DC-para-DC
A Figura 45 é um conversor DC-DC de 500W push-pull utilizando os ICs
UC3642, UC3706 e UC3901. Opera a partir de um barramento de
telecomunicações padrão para produzir 5V em até 100A. A operação
deste circuito é detalhada na Referência 6.

ESPECIFICAÇÕES:
Tensão de entrada: - 48V ± 8V
Voltagem de saída: + 5V
Corrente de saída: 25A a 100A
Freqüência do oscilador: 200 kHz
Regulamento da linha: 0,1%
Regulamento de carga: 1%
Eficiência @ = 48V
= 25A: 75%
= 50A: 80%
Tensão de ondulação de saída: 200 mV PP

Consulte também a nota de aplicação U-101 no Unitrode Applications

Handbook. 0019-48

Figura 32. Conversor Push-Pull DC-para-DC de 500W

 NOTÍCIA IMPORTANTE

A Texas Instruments e suas subsidiárias (TI) se reservam o direito de fazer alterações em seus produtos ou descontinuar qualquer produto ou serviço
sem aviso prévio, e aconselha os clientes a obter a versão mais recente das informações relevantes para verificar, antes de fazer pedidos, se essas
informações são confiáveis. é atual e completo. Todos os produtos são vendidos sujeitos aos termos e condições de venda fornecidos no momento do
reconhecimento do pedido, incluindo os relativos à garantia, violação de patente e limitação de responsabilidade.

A TI garante o desempenho de seus produtos semicondutores com as especificações aplicáveis ​no momento da venda, de acordo com a garantia padrão da
TI. Os testes e outras técnicas de controle de qualidade são utilizados na extensão que a TI julgar necessária para dar suporte a esta garantia. O teste
específico de todos os parâmetros de cada dispositivo não é necessariamente executado, exceto aqueles exigidos por requisitos governamentais.

DETERMINADOS APLICATIVOS USANDO PRODUTOS SEMICONDUTORES PODEM ENVOLVER RISCOS POTENCIAIS DE MORTE,
LESÃO PESSOAL OU PROPRIEDADE GRAVE OU DANO AMBIENTAL ("APLICAÇÕES CRÍTICAS"). OS PRODUTOS DO
SEMICONDUTOR DA TI NÃO SÃO PROJETADOS, AUTORIZADOS OU GARANTIDOS PARA SER ADEQUADOS PARA USO EM
DISPOSITIVOS OU SISTEMAS DE APOIO À VIDA OU OUTROS APLICATIVOS CRÍTICOS. A INCLUSÃO DE PRODUTOS TI EM TAIS
APLICATIVOS É COMPREENDIDA POR TODOS OS RISCOS DO CLIENTE.

Para minimizar os riscos associados às aplicações do cliente, é necessário que ele proteja o projeto e as operações de maneira a
minimizar os riscos inerentes ou procedimentais.

A TI não assume nenhuma responsabilidade pela assistência de aplicativos ou pelo design do produto do cliente. A TI não garante ou representa que
qualquer licença, expressa ou implícita, seja concedida sob qualquer direito de patente, direito autoral, direito de trabalho com máscara ou outro direito de
propriedade intelectual da TI que cubra ou esteja relacionado a qualquer combinação, máquina ou processo no qual esse semicondutor produtos ou serviços
podem ser ou são usados. A publicação de informações da TI sobre produtos ou serviços de terceiros não constitui aprovação, garantia ou endosso da TI.

direito autoral • 1999, Texas Instruments Incorporated