低欠陥6インチSiCエピタキシャル基板 “EpiEra”

High-Quality 6-inch SiC Epitaxial Wafer “EpiEra”

和田　圭司* Keiji Wada
寺尾　岳見 Takemi Terao
宮瀬　貴也 Takaya Miyase
堀　勉 Tsutomu Hori
土井　秀之 Hideyuki Doi
古米　正樹 Masaki Furumai

再生可能エネルギーや電気自動車など電力供給と利用の多様化が進み、電力変換に用いられるパワー半導体の役割がより重要となってきている。現在広く普及しているパワー半導体の材料はシリコン（Si）であるが、高効率化が実現できるシリコンカーバイド（SiC）の実用化が進んできている。最近では100 Aを超える電流容量の大きいモジュールも市販されてきており、電力損失低減へ用途拡大が期待されている。併せてSiC基板の口径も拡大し6インチの実用化が進展し、その材料面への高品質化も求められてきている。ウエハ上に作製される半導体素子の均一性や歩留りを左右するのがSiCエピタキシャル成長層である。当社は独自のシミュレーション技術を活用し成長技術開発を進めてきており、既にエピタキシャル基板の量産を開始している。本稿ではエピタキシャル成長層における濃度と膜厚の高い均一性を実現し、同時にデバイス性能に悪影響を与える結晶欠陥の大幅な低減を実現したことを報告する。

Power devices have been essential to significantly advance efficient electric power use mainly for a future electric network society that will use versatile energy sources such as renewable energy resources and electric vehicles. SiC power devices are expected to be a key for power conversion systems to cut back electric power loss. To achieve large chip dies used in high current ratings, the wafer size of SiC substrates has increased, requiring precisely controlled fabrication processes. The epitaxial layer used for the drift region in a device structure strongly influences the device performance, entailing to the requirement of epitaxial defects reduction as well as the precise control of doping concentration and thickness for stable chip production. We have successfully demonstrated an extensive defect-free epitaxial layer with an excellent doping concentration and thickness uniformity on a 150-mm diameter 4H-SiC substrate.

キーワード：シリコンカーバイド、パワーデバイス、エピタキシャル成長

1. 緒　　言

温室効果ガス削減に向け化石燃料の消費を抑えるため、太陽光や風力といった再生可能エネルギーの利用が進んでおり、また事業所や家庭での蓄電池や電気自動車も広がりを見せてきている。同時にこれらの電力網がネットワーク化され監視システムの元で最適化が図られるなど、発電から消費までの電力利用はこれまでになく多様化してきている。発電供給から消費までには多くの電力変換がパワー半導体により行われるが電力の利用効率を高めるために、現在主に用いられているSi半導体から、より高効率なSiCを用いたパワーデバイスの実用化が進んできている[(1)]。近年は、SiCパワーデバイスを用いた100 Aを超える比較的電流容量の大きいパワーモジュールが市販されてきており、電力損失の低減のため、SiCデバイスのパワーエレクトロニクス機器への採用進展が期待されている。併せてSiC基板も口径が拡大してきている。6インチウエハが実用化しており、大電流デバイスを実現する素子の大面積化に向けて、安定性や信頼性の見地からSiCの材料面における高品質化の要求も高まってきている。ウエハ上に作製されるトランジスタやダイオードの性能均一性や歩留りを左右するのがSiCエピタキシャル層である。SiC基板上に形成されるエピタキシャル成長の膜厚や不純物濃度の均一性は、デバイスの耐圧やオン抵抗の特性分布に影響するため、これらにはウエハ面内での高い均一性が求められる。一般にSiCのエピタキシャル成長層は化学気相堆積法（CVD）により形成される。その成長温度は通常1500℃を超える高温環境で行われる[(2)]。つまりSi融点を超える高温環境で作製されるため、Si半導体製造技術に比べて研究開発の歴史が浅く、概して大口径化や複数枚同時処理に対応した高温環境での均熱化や安定化のプロセス技術には課題も多い。例えば、SiCのエピタキシャル成長においては、**図1**に示すような異物欠陥（ダウンフォール）や三角欠陥と言われるエピタキシャル表面上に現われる結晶欠陥が形成される場合がある[(1)]。これらはデバイス性能の著しい低下を引き起こすため「デバイスキラー欠陥」と言われ、ウエハ面内での発生密度を可能な限り抑えることが重要である。また、通常用いられる昇華再結晶法により作製されたSiC基板には貫通刃状転位や貫通螺旋転位、基底面転位（Basal Plane Dislocation：BPD）あるいはそれらの混合転位が数百cm^{-2}から数千cm^{-2}含まれている。それらの中でも、基底面転位がエピタキシャ

ル成長層に引き継がれた場合、その上に作製されたデバスはバイポーラ通電動作における少数キャリアの再結合過程において基底面転位から積層欠陥が誘発され、性能が損なわれることが知られている[3]。従って、基板に含まれる基底面転位はエピタキシャル成長において、一般に無害と考えられる貫通刃状転位への転位転換プロセスが行われる[4]。

本稿では6インチウエハの複数枚同時成長によって作製したエピタキシャル成長層の不純物濃度、膜厚の高い均一性と、上述した結晶欠陥を低減し高い安定性を同時に実現したことについて報告する。



図1　SiCエピタキシャル成長層の主な欠陥

2.　SiCエピタキシャル成長用CVD

2−1　ホットウォールCVD装置

SiCのエピタキシャル成長は6インチ基板が複数枚同時に成長できるホットウォール型のCVD装置を用いて行われた。**図2**はホットウォールCVDの模式図を示したものである、石英チャンバー内部に、高周波誘導加熱によって加熱されるグラファイト製のサセプタが設置されており、その周囲は断熱材で覆われている。SiC基板は回転機構を有する円盤状の回転サセプタ上に設置される。成長温度は約1650℃で、原料ガスにはモノシランおよびプロパンを用いた。水素キャリアガスを供給し、ドライポンプで減圧排気する減圧CVDにより、エピタキシャル成長は行われた。



図2　ホットウォールCVD装置模式図

2−2　エピタキシャル成長層評価

SiCエピタキシャル成長層の膜厚および不純物濃度は、それぞれフーリエ変換赤外分光光度計（FTIR）による光学干渉解析から膜厚を、容量電圧測定（CV測定）による空乏層解析から不純物濃度を求めた。またエピタキシャル成長層表面の結晶欠陥は、ステージ機構を有する共焦点顕微鏡により観察およびカウントを行った。基板から伝搬した基底面転位については、室温でのフォトルミネッセンス（PL）イメージング測定による発光観察を行い評価した。

3.　シミュレーションによる温度分布考察

6インチ基板が設置される領域の温度分布を、熱流体シミュレーションにより検証考察した。**図3**は、6インチ基板がセットされる回転サセプタ領域の温度分布を示したものである。エピタキシャル成長中は回転しているサセプタに対して、無回転の場合の温度分布シミュレーション結果を **(a)** に、通常の回転状態での温度分布を **(b)** に示す。**(a)** からわかるように、原料ガスが導入される上流側の温度が主に水素キャリアガスにより冷やされ温度が低くなっていることがわかる。一方で回転効果によってサセプタ面内の温度差は小さくなるものの、サセプタ径方向の外側で温度が低い傾向は残存することがわかる。またサセプタの



図3　シミュレーション計算により求めた温度分布

中央付近では回転軸による抜熱によるものと考えられる温度低下が見られる。

4. 高品質SiCエピタキシャル基板“EpiEra”

4−1 99%キラー欠陥フリー高品質SiC成長層

PLイメージング測定によりエピタキシャル成長層の基底面転位の評価を行った。昇華再結晶法により作製された基板に存在する基底面転位は、熱的な歪応力により生じると考えられている[5]。本開発で用いた6インチSiC基板に含まれる基底面転位密度は1000 cm^{-2}から3000 cm^{-2}程度である。一般に、基板表面に現われている基底面転位は、エピタキシャル成長時に転位の鏡像力が減じる方向に作用しやすいため多くは貫通刃状転位へと転換されることが知られているが、すべての基底面転位が貫通刃状転位へと転換されるわけではなく、エピタキシャル成長の成長条件にも依存する[6]。**図4（a）**は作製したエピタキシャル成長層をPLイメージング測定後にカウントした基底面転位の面内分布図である。エピタキシャル成長層に基底面転位が伝搬しやすい場合は、エピタキシャル成長に含まれる基底面転位密度は20 cm^{-2}以上と大きな値を持つ。また、その伝搬領域は基板の温度分布における高温領域と相関が強いことが**図3**で示した基板温度分布との比較から窺える。昇華再結晶法による基板作製の場合と同様、結晶成長時の熱的な歪の影響を受けた結果と類推される。しかし一方で、**図4（b）**に示すように、成長初期に緩衝層を導入して貫通刃状転位への転換が支配的な成長駆動力を改善することで、エピタキシャル成長層における基底面転位密度は0.1 cm^{-2}以下に抑制することができた。この場合、PLイメージング測定の観察視野2.6 × 2.6 mm^2にてウエハ面内を区画した場合の基底面転位のない領域、つまり無欠陥領域（Defect Free Area：DFA）は99.9%と非常に高い値を示した。

同様に、成長プロセスと装置環境の最適化によりキラー欠陥の大幅な低減を進めることができた。冒頭述べたように、SiCエピタキシャル成長の高温環境において行われ、原料ガスの分解反応から反応初期に生成される多結晶SiC等の副生成物や、それらを含む異物を起因とした欠陥であるダウンフォール欠陥、あるいはまた内部に積層欠陥を伴う三角欠陥などは、基板上への異物の落下堆積を避けるための炉内清浄化や、原料ガス導入時すなわちエピタキシャル成長開始時の成長表面の安定化ならびに適正化を図ることにより、基底面転位と同等あるいはそれ以下の低い密度に抑えることができた。**図5**で示している、キラー欠陥マップにおける、ダウンフォール欠陥と三角欠陥の平均値はそれぞれ、0.05 cm^{-2}、0.08 cm^{-2}であった。



図4　SiCエピタキシャル成長層のBPDカウントマップ



図5　SiCエピタキシャル成長層の欠陥カウントマップ

4−2 欠陥低減の安定性

図6は、BPDおよびデバイスキラー欠陥を低減したエピタキシャル成長プロセスの安定性を評価するために、6インチ基板上のエピタキシャル成長層20枚についての欠陥密度の評価を行った結果を、正規分布プロットで示したものである。いずれの欠陥も20枚における平均値は0.1 cm^{-2}を下回っており、プロセス安定性が高いことがわかる。同様に基底面転位密度の平均値は0.1 cm^{-2}であった。実際には欠



図6　デバイスキラー欠陥低減の安定性評価

陥総数とその分布が、その上に作製されるSiCパワーデバイスの素子面積に応じた性能分布や歩留りに影響を与える。本研究で評価した典型的なエピタキシャル成長層については、例えば2 × 2 mm^2の素子面積では99%が、5 × 5 mm^2の素子面積相当では98%が無欠陥領域として得られた。

4−3 エピタキシャル成長層の膜厚・濃度均一性

ウエハ上に作製される素子の耐圧やオン抵抗といった特性分布への影響からエピタキシャル成長層の膜厚および濃度の均一性は全面での高い均一性が求められる。概して基板の外周部は境界領域に当り温度の変化やそれに伴う反応ガス種の変化が大きく、特に不純物濃度が変化しやすい(5)。当社ではシミュレーション解析を基に成長中のガス温度分布を分析し独自の成長プロセス開発を進めてきた。**図7、8**は6インチ基板上へ設計上の厚みと濃度が、それぞれ10 μm、8 × 10^{15} cm^{-3}のエピタキシャル成長層を行った場合の膜厚分布と濃度分布を面内41点で計測したものである。膜厚については、平均値は10.1 μmであり全面において9.9 ～ 10.6 μmの範囲で制御されており均一性は非常に高い。σ／平均は1.9%の値を示した。一方で、濃度については、平均値は8.1 × 10^{15} cm^{-3}、全面において7.6 × 10^{15} ～ 8.4 × 10^{15} cm^{-3}の範囲で留まっている。σ／平均では2.2%の値が得られており、6インチ基板を用いた複数枚同時成長における濃度の均一性としては極めて高い値を示している(7)、(8)。



図7 エピタキシャル成長層の膜厚均一性



図8 エピタキシャル成長層の濃度均一性

5. 結 言

6インチSiC基板を複数枚同時成長のできるホットウォールCVDを用いて、エピタキシャル成長を行い成長の評価を行った。基板に含まれる基底面転位は極めて高い効率で貫通刃状転位へと転換することが可能であることを示した。また、デバイス性能に影響の大きいSiCエピタキシャル成長層に見られる結晶欠陥を安定的に低減することで、欠陥の含まれない無欠陥領域を高めることができることを示した。これらと併せて、ウエハ面内に製造される素子の均一性に重要なエピタキシャル成長の膜厚および不純物濃度についても高い均一性が得られており、SiCデバイスの大電流化に向けて、素子の大面積化並びに信頼性の獲得に向けて大きく貢献するものと考えられる。

・EpiEraは住友電気工業㈱の登録商標です。

参 考 文 献

(1) T. Kimoto, "Material science and device physics in SiC technology for high-voltage power devices," Japanese Journal of Applied Physics, Vol. 54, 04013 (2015)
(2) T. Kimoto, S. Nakazawa, K. Hashimoto, and H. Matsunami, Appl. Phys. Lett. 79, 2761 (2001)
(3) Y. Sugawara, "Recent progress in SiC power device developments and application studies," Proceedings of International Symposium on Power Semiconductor Devices and ICs (April. 2003)
(4) R. E. Stahlbush, B. L. VanMil, R. L. Myers-Ward, K. K. Lew, D. K. Gaskill, and C. R. Eddy, Jr., "Basal Plane DislocationReduction in 4H-SiC Epitaxy by Growth Interruptions," Applied Physics Letters, Vol. 94, 04916 (2009)
(5) S. Ha, M. Skowronski, W. M. Vetter, and M. Dudley, "Basal plane slip and formation of mixed-tilt boundaries in sublimation-grown hexagonal polytype silicon carbide single crystals," Journal of Applied Physics, Vol. 92, 778 (2002)
(6) T. Ohno, H. Yamaguchi, S. Kuroda, K. Kojima, T. Suzuki, K. Arai, "Influence of growth condition on basal plane dislocation in 4H-SiC epitaxial layer," Journal of Crystal Growth, Vol. 271, 1 (2004)
(7) T. Höchbauer, M. Leitner, R. Kern, M. Künle, "SiC Epitaxial Growth in a 7x100mm / 3x150mm Horizontal Hot-Wall Batch Reactor," Material Science Forum Vols 821-823, pp 165-168 (2015)
(8) M. O'Loughilin, A. Burk, Jr., D. Tsvetkov, S. Ustin, and J. Palmour, "Advances in 3x150 mm-Hot Wall and 6x150mm Warm-Wall SiC Epitaxy for 10kV-Class Power Devices," Material Science Forum, Vol. 858, pp 167-172 (2016)

執　筆　者

和田　圭司* ：パワーデバイス開発部　グループ長

寺尾　岳見 ：解析技術研究センター　主査
博士（工学）

宮瀬　貴也 ：パワーデバイス開発部

堀　　　勉 ：パワーデバイス開発部　主席


土井　秀之 ：パワーデバイス開発部
部門スペシャリスト

古米　正樹 ：パワーデバイス開発部　部長

*主執筆者