BQ24190/2 

TYPICAL SCHEMATIC

BQ24190/2 SCHMATIC CHECKLIST
PIN NAME REQUIREMENT COMPONENT MIN TYP MAX DESCRIPTION COMMENTS AND RELEVANT EQUATIONS
USB data line pair
D+/D‐                1. D+/D‐ based USB host/charging port detection. The detection includes data contact detection(DCD), 
2,3 Optional Positive line of the USB data line pair.
BQ24190 ONLY primary and secondary detection in BC1.2.
Optional Negative line of the USB data line pair. 2. If D+/D‐ based input current limit detection is not used, short D+/D‐ pins together.
PSEL                 Power source selection input.
2
BQ24192 ONLY Required High indicates a USB host source and Low indicates an adapter source. Do not float.
Open drain active low power good indicator.
/PG                 
3 LOW indicates a good input source if the input voltage is between UVLO and ACOV, above SLEEP mode 
BQ24192 ONLY Optional PG resistor 2.2 kΩ 10 kΩ Connect to the pull up rail via 10‐kΩ resistor.
threshold, and current limit is above 30 mA.
Open drain charge status output
STAT 4 1. If not used, leave it float. 2. HIGH indicates charge complete or charge disabled. When any fault Digital 
Optional STAT resistor 2.2 kΩ 10 kΩ Connect to the pull up rail via 2.2‐kΩ resistor.
condition occurs, STAT pin in blinks at 1 Hz.
I2C Interface clock and data
SCL/SDA 5‐6 Optional SCL resistor 10 kΩ Connect SCL to the logic rail through a 10‐kΩ resistor. If I2C communication is not used, leave it float.
Optional SDA resistor 10 kΩ Connect SDA to the logic rail through a 10‐kΩ resistor. If I2C communication is not used, leave it float.
Open‐drain Interrupt Output
INT 7 1. If not used, leave it float. 2. The INT pin sends active low, 256‐μs pulse to host to report charger device 
Optional INT resistor 10 kΩ Connect the INT to a logic rail via 10‐kΩ resistor.
status and fault.
Active high enable pin during boost mode.
1. If OTG boost mode is not used, short it to ground. 2. In buck mode with USB host (PSEL=High), when OTG = 
OTG 8 USB current limit selection pin during buck mode, and 
Optional High, IIN limit = 500 mA and when OTG = Low, IIN Digital limit = 100 mA. 3. The boost mode is activated when 
active high enable pin during boost mode.
the REG01[5:4] = 10 and OTG pin is High.
Active low Charge Enable pin.
/CE 9
Required
1. /CE pin must be pulled High or Low. 2. Battery charging is enabled when REG01[5:4] = 01 and CE pin = Low.
Input current limit Input.
1. The actual input current limit is the lower one set by ILIM and by I2C REG00[2:0]. 2.The minimum input 
ILIM 10 A resistor is connected from ILIM pin to ground to set the 
Required ILIM resistor * Ω current programmed on ILIM pin is 500 mA. 3. If ILIM pin is short, the input current limit is set by the register. 
maximum limit as IINMAX = (1V/RILIM) × 530
4. If ILIM pin is open, the input current is limited to zero
Temperature qualification voltage inputs.

TS1, TS2 11,12 TS resistors and  Connect a negative temperature coefficient thermistors. 

Required
thermistor Recommend 103AT‐2 thermistors.
1. If thermistor is not used, set TS pin voltage within normal range. 2. If thermistor is used, program 
temperature window with a resistor divider from REGN to TSx to GND. Charge suspends when either TS pin is 
out of range.
Input source to the charger
VBUS 1,24 1. Place a 1‐μF ceramic capacitor from VBUS to PGND and place it as close as possible to IC. 2. It is 
Required VBUS caps 1uF
recommended to have a total of ~10uF capacitance at VBUS & PMID for USB input compliance.
Actual input source to the charger
PMID 23
Required PMID caps 6.8uF
Given the total input capacitance, put 1 μF on VBUS to PGND, and the rest capacitance on PMID to PGND.
Positive battery connection point
VBAT 13‐14
Required VBAT caps 10uF 10uF
1. Connect a 10 μF closely to the BAT pin. 2. Charger may operate normally when battery is not connected.
System connection point.
VSYS 15‐16
Required VSYS caps 20uF 20uF 40uF
Connect a 20 μF closely to the SYS pin. The preferred ceramic capacitor is 6V or higher rating, X7R or X5R.
Switching node connecting to output inductor.
The charger device has internal loop compensator. To get good loop stability, the resonant frequency of the 
SW 19‐20
Required Output inductor 1uH 2.2uH output inductor and output capacitor should be designed between 15 kHz and 25 kHz. With 2.2‐μH inductor, 
the typical output capacitor value is 20 μF.
Optional SW Resistor * Ω Snubber circuit values empirically determined if required. Recommend unpopulated footprint on new 
Switching converter snubber circuit
Optional SW Cap * F designs.
PWM high side driver positive supply.
BTST 21
Required BTST‐SW cap 0.047uF 0.047uF 0.047uF Connect the 0.047μF bootstrap capacitor from SW to BTST.
Optional BTST resistor * Ω Bootstrap capacitor snubbing resistor Help with EMI performance. Recommend unpopulated footprint on new designs.
PWM low side driver positive supply output.
REGN 22 Connect a 4.7 μF (10 Vrating) ceramic capacitor from REGN to analog GND. The capacitor should be placed 
Required REGN cap 4.7uF 4.7uF 4.7uF
close to the IC. REGN also serves as bias rail of TS1 and TS2 pins.
Power ground connection for high‐current power 
converter node.
PGND 17‐18
Required On PCB layout, connect directly to ground connection of input and output capacitors of the charger. A single 
point connection is recommended between power PGND and the analog GND near the IC PGND pin.
Always solder PowerPAD Pad to the board, and have vias on the PowerPAD plane star‐connecting to PGND 
PowerPAD Required
and ground plane for high‐current power converter.