ようやく、WDM版汎用PCI Exiressデバイスドライバをリリースできました。 これで、本当にようやく、お客様にアプリケーションの開発を始めてもらうことができるようになりました。 このドライバは、PCI Express用という名前ですが、Expressではない普通のPCIでも使えます。 使い方と説明はこちらのページにあります。 http://www.tokudenkairo.co.jp/pcie/drvman.html ダウンロードはこちらのページにあります。 このドライバは、特電PCI Express評価ボードがなくても、汎用のPCI Expressデバイスドライバとして、PCIの構成を見たり、システムのメモリにアクセスしたりすることができます。 ・PCIの構成を見るツール(PCIeMan)はこちら ・PCIにいろんな(コンフィグ/メモリ・リード/ライト)リクエストを発行するツール(
●TLP Processing Hints ここまでは、PCI Express Gen3の基本仕様(Base Specification)に関する話題であったが、ここからは追加仕様(Supplemental Specification)の話である。元々PCI Expressは、基本仕様が上がるたびに、追加仕様といった形で、次々に新機能を追加してきた。といっても、1.0の場合は機械的/電気的な追加が主であり、Expressモジュールとかビデオカード向けの150W仕様、Mini CEMとかPCI Expressケーブル、あるいはPCI Express→PCI/PCI-Xブリッジといったあたりが、後から追加として列挙された。では、PCI Express Gen2はというと、メジャーなものはI/Oの仮想化である。 まず2007年3月にATS(Address Translation Services
2009年というのはインターフェース業界にとっては、色々新しいものが登場する年である。まずUSB-IFは、2008年末にUSB 3.0のSpecification 1.0をリリースしており、早ければ今年中にホストコントローラが登場するだろう。また、PCI Expressは2009年の第4四半期に、Base Specification Revision 3.0(通称PCIe Gen3)のリリースを予定しており、早ければ年内にこれに対応した製品が登場する事になろう。SATAも、第3世代にあたるSATA Revision 3.0が今年前半にリリース予定だ(昨年の時点では2008年後半中にという話だったが、どうも遅れたらしい)。ネットワークの世界では1Gbpsの速度である1000BASE-Tに続き、10Gbpsの速度でCat6e/CAT7を使って接続する10GBASE-Tの標準化が2006年に完了
USB 3.0が公式にアナウンスされたのは、IDF Fall 2007の基調講演の事。そこから1年あまり経過した2008年11月に、正式にUSB 3.0のSpecificationが公開された。 Photo01: SUPERSPEED USB Certified(嘘)な猫、ノンちゃん。ただいま里親募集中。 今年1月に開催されたCES 2009においては、Ellisysのブースで富士通マイクロエレクトロニクスのUSB⇔SATAブリッジチップがデモ展示されており、順調に行けば夏ごろを目処にサンプル出荷が始まるそうである。またPLDAやFresco Logicは既にFPGAなどをターゲットとしたUSB 3.0のDevice IP/Host IPの提供を開始しており、(そのまま量産という訳には行かないにしても)既にUSB 3.0の環境を作る事が可能になっている。Fresco LogicやPLDAの
さて、昨年のレポート以来UpdateのなかったUSBについてレポートしたい。実を言えば今年のIDF ShanghaiでもUSB関連セッションがあったのだが、こちらのレポートをする機会がないまま過ぎてしまったので、このあたりでまとめて報告してみたいと思う(Photo00)。 Photo00: 1to1 Meetingのお相手を頂いた、お馴染みJeff Ravencraft氏。余談だがIDFの翌々日となる土曜日、サンフランシスコ空港のレンタカーセンターからのAir Trainで再開。なんでもそのまま日本に移動し、まず大阪でCustomer Meeting、そのあと東京に移動してやっぱりCustomer Meetingで、アメリカに帰ってくるのは来週の金曜だとか言っていた。IDF期間中喋りすぎたのか声もガラガラで、なかなか見ていて気の毒な風情であった。 USB 3.0 まずはUSB 3.0につい
会期:8月19日~21日(現地時間) 会場:米San Francisco Moscone Center West IDFは、午前中に行なわれる基調講演(Keynote)と、午後に行われる技術説明会(Technical session)から構成されている。午後からは、Technology showcaseと呼ばれる展示会も行なわれ、基調講演や技術説明会で利用された製品や、今後登場する予定の製品が展示される。 ここでは、展示会場で見つけた気になる製品についてレポートしよう。 ●ゲストOSで3Dゲームが動く新Parallels Workstation Macintosh向けの仮想化ソフトで知られるParallelsは、PC用にも「Parallels Workstation」という仮想化ソフトを出しており、その次世代版を展示した。 最大の特徴は、これまでゲストOSでは実現できていなかった、3Dアク
●システムアーキテクチャを刷新するQPI IntelのIA-32系次期マイクロアーキテクチャ「Nehalem(ネハーレン)」と、次期IA-64「Tukwila(タックウイラ)」からは、システムアーキテクチャが一新される。その要となるのが、新しいインターコネクト「QuickPath Interconnect(QPI)」だ。 QPIは、従来のIntel CPUのFSB(Front Side Bus)に代わる、高速インターコネクトだ。アーキテクチャ的には、完全に一新される。従来のIntelのFSBは、最高で1Gtps台の転送レートで、GTL+信号方式でインターフェイス幅の広い、双方向(bidirectional)の共有バスだった。それに対して、QuickPath Interconnect(QPI)は、数Gtps台の転送レートで、ディファレンシャル(差動)信号方式で、インターフェイス幅の狭い、片方
会期: 3月4日~9日(現地時間) 会場: 独ハノーバー市ハノーバーメッセ(Hannover Messe) ●PCI Express 2.0とUSB 3.0を採用するExpressCard2.0 ノートPCの拡張スロットとして、採用製品が珍しくなくなったExpressCard。Cebit 2008でPCMCIAが開催したプレスカンファレンスでは、次世代規格となる「ExpressCard 2.0 Standard」の概要が紹介された。新規格の大きなポイントは2つである。 ・現行規格から通信速度を2倍/10倍へ引き上げる ・現行規格とは下位互換を持たせる 現行規格であるExpressCard 1.2では、転送プロトコルとしてPCI ExpressとUSB 2.0を使用することができる。転送速度はそれぞれ2.5GT/sec、USB 2.0は480Mbpsが理論上の最大転送速度だ。 Express
日本AMDが2007年3月14日にTorrenzaイニシアティブに関する報道関係者向けのセミナーを開催し,最新の状況を報告した。TorrenzaはHyperTransportを初めとする,ソケット接続や拡張バス接続によって,マイクロプロセサを補佐する形で動作する各種アクセラレータを接続する技術の開発コード名。「単独のマイクロプロセサの性能は頭打ちになる。これからは複数コア,そして複数プロセサが共同して働かないと性能が出ない」(米Advanced Micro Devices, Inc.Director,Commercial Platform SolutionsのDavid Rich氏)。そのため,AMD社はTorrenza技術を開発してその情報を公開,アクセラレータを開発する企業を募ってTorrenzaイニシアティブを形成している。 現在のところ,Torrenzaとして定めているのは同社のマ
| Taguchi Methods | QFD | FMEA/FTA | TRIZ/TIPS | 方針管理 | その他の手法 | | 更新履歴 | Taguchi Methodsとは 田口玄一博士が「技術者としての仕事のやり方・考え方」としてまとめたもの.ここで「技術者」とは,技術系スタッフから技術(品質)担当役員までを差します.今後,企業をさらに発展させるために,タグチメソッドの考え方を最も理解すべき方は, 経営者だと言えます. 一般的に品質工学のうち,「オフライン品質工学」のことを「Taguchi Methods(略TM)」と呼ばれている. 最近の動向 21世紀に安定した利益確保できる企業体質にするためには,商品開発スピー
米Rambus, Inc.は,「Cell Broadband Engine(Cell BE)」と共に使う3.2Gビット/秒のXDRメモリー・システムについて,ASP-DAC 2007で発表した。講演タイトルは「System Co-Design and Co-Analysis Approach to Implementing the XDRTM Memory System of the Cell Broadband Engine Processor Realizing 3.2 Gbps Data Rate per Memory Lane in Low Cost, High Volume Production」(論文番号: 8D-4)である。
米連邦取引委員会(FTC)は米国時間2月5日,DRAM技術を他社にライセンス供与することや,ロイヤルティに上限を設定することなどを米Rambusに命じた。FTCが同日明らかにした。 FTCは2002年6月,「RambusがJEDECをだますために故意に反競争的な活動を展開し,米連邦独占禁止法に違反した」と主張し,Rambusを告訴した。ただし,この訴えは2004年2月に棄却された。 その後,FTCは改めて2006年7月に「Rambusが違法な手段でDRAM市場を独占している」との判断を下した(関連記事)。「RambusがDRAM標準仕様に採用された4種類の技術を使い,不正に市場を独占した。半導体業界団体EIAの下部組織でメモリーの規格化を担当するJoint Electron Device Engineering Council(JEDEC)のメンバーとして会合に出席し,標準化を進める過程で
米連邦取引委員会(FTC)は米国時間2月5日、メモリチップメーカーRambusが同社のDRAM技術から徴収できる特許権使用料を大幅に制限する判断を発表した。 同委員会が下した命令は、特許権使用料の最大料率をSDRAM製品で0.25%、DDR(ダブルデータ転送速度)SDRAM製品で0.5%、SDRAMメモリ用のコントローラなどのメモリチップ以外の各種コンポーネントで0.5%、DDR SDRAMメモリ用のコントローラやメモリチップ以外の各種コンポーネントで1%に設定するというもの。 Rambusは、これに対して上訴を計画している。一方、同社は現在、DDR SDRAMメーカーから3.5%の特許権使用料を徴収しているが、業界における利幅が狭く、特許権使用料の相場が1%前後となっていることを背景に、メモリチップメーカー各社からこの金額に対して不満の声が上がっている。 同委員会の命令は、前述の最大料率
1月15日(米国時間) 発表 PCI-SIGは15日(米国時間)、PCI Expressの次期規格となる「PCI Express 2.0」仕様の正式版をメンバー各社に公開した。2006年10月に公開された「revision 0.9」の60日間評価を終え、メンバー各社が最終仕様を決定した。 PCI Express 2.0では、現行のPCI Express 1.1と互換性を持ち、帯域を1.1の2倍となる5GT/secに拡張。16レーンでは16GB/secのデータ転送速度となる。また、いくつかのプロトコルレイヤーを追加。動的なリンク速度操作や、リンク帯域をデバイスドライバやOSに通知する機能を実装し、消費電力の高いデバイスのため電力制限を再定義した。 当初は2005年後半の仕様策定を予定し、2007年初頭の製品リリースを見込んでいた。仕様策定が2007年までずれ込んだことで、PCI Expres
Rambus Developer Forum(RDF) Japan 2006終了後に、RambusのRich Warmke氏(Photo27)にインタビューを行う機会があったので、本稿ではその模様をお届けしたいと思う。基調講演などでの疑問を色々ぶつけるのに大変良い機会であり、このあたりを中心に色々話を伺うことが出来た。なお、RDFの基調講演やトラックセッションについてはこちらのレポートをご覧いただきたい。 Photo01:米Rambusの製品担当ディレクター(Marketing Director, Platform Solutions Group)であるRich Warmke氏。 インタビュー Q:まず一般的な質問から始めたいと思います。PCI Express Gen2の信号速度は5Gbpsに、XDR DRAMは8Gbpsに達しています。一般的に電気信号の上限は10ないし12Gbpsと言
去る11月30日、都内でRambusは恒例のRambus Developer Forum(RDF) Japan 2006を開催した。RDFといえば、同社が新技術を発表する場としてもしばしば用いられる。例えば昨年であればXDR Memoryに搭載されるMicroThreading技術であり、その前であればXDR DRAM(というか、同社のFlexPhase Technologyというべきか)の詳細お披露目の場と言っても良かったが、今年は実はそうした大きな目玉は無い。その代わり、といっては何だがFlexPhaseのメリットをデベロッパ向けに広くアピールする、かなり実戦的な内容の講演が盛りだくさんのものとなった。そんなわけで、基調講演や幾つかのトラックセッションの内容をご紹介したい。 基調講演 当日の午前中は、4つの基調講演で費やされた。まずは米RAMBUSから、社長兼CEOのHarold
10月9日(現地時間) 発表 PCI-SIGは9日(米国時間)、PCI Express(PCIe)の拡張仕様となるPCI Express 2.0仕様のリリース候補(revision 0.9)を公開、メンバー各社によって評価可能にした。当初は、2007年の製品への実装を目指し、2005年後半までに仕様を決定する予定だった。 PCIe 2.0は、現行のPCIe 1.1と互換性を持ち、帯域を2倍の5GT/secに拡張し、アーキテクチャのプロトコル/ソフトウェア層を改善した。また、動的な電力コントロールの改善や、同期の最適化など、将来の要求に応える潜在的なPCIeプロトコル拡張のための領域の調査、開発を各社の技術グループに指示したという。 I/O仮想化についても仕様策定が進められており、I/Oデバイスの仮想化、共有が可能になるほか、IBMやIntelらが発表した拡張規格「Geneseo」(コードネ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く