Implementación de Una Función Combinacional de 4 Entradas U-2p-1

INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.
Introducción
En esta práctica presentamos que en circuitos lógicos solo existen dos posibles
condiciones para cualquier entrada o salida: verdadero o falso. El sistema numérico
binario utiliza solo dos dígitos:1 y 0, por lo que es perfecto para representar
relaciones lógicas. Los circuitos lógicos digitales utilizan intervalos de voltaje
predefinidos. Utilizando estos conceptos podemos crear circuitos compuestos de
algo más allá de lo que nuestros ojos puedan ver, con lo cual se pueden realizar
decisiones lógicas consistentes e inteligentes. Los símbolos lógicos que se usan
para representar las puertas lógicas están de acuerdo con el estándar ANSI/IEEE
91-1984. Este estándar ha sido adoptado por la industria privada, y la industria
militar lo utiliza para su documentación interna, así como para sus publicaciones.
Dispositivos lógicos de función fija (series CMOS y TTL): 74XX00 a 74XX266, etc.
 NOT CI (74LS04) El inversor (circuito NOT) realiza la operación denominada
inversión o complementación. El inversor cambia un nivel lógico al nivel opuesto.
En términos de bits, cambia un 1 por un 0, y un 0 por 1.
 AND CI (74LS08) La puerta AND es una de las puertas básicas con la que se
construyen todas las funciones lógicas. Una puerta AND puede tener dos o más
entradas y realiza la operación que se conoce como multiplicación lógica.
 OR CI (74LS32) La puerta OR es otra de las puertas básicas con las que se

construyen todas las funciones lógicas. Una puerta OR puede tener dos o más
entradas y realiza la operación que se conoce como suma lógica.
Maxitérminos: Se forman con todas las combinaciones de las entradas donde la

salida es 1. Todas las combinaciones donde la salida es 0 ‘‘se multiplican’’
compuerta (And). Para formar cada combinación, todas aquellas entradas se
‘‘suman’’ compuerta (Or). Aquellas entradas en que la combinación sean 1 se
niegan compuerta (Not). Aquellas que en la combinación sean 0 van sin negar.
El término CMOS corresponde a Complementary Metal−Oxide Semiconductor

(semiconductor metal− óxido complementario) y se implementa con un tipo de
transistor de efecto de campo. TTL (Transistor- Transistor Logic, lógica transistor-
transistor) y se implementa mediante transistores bipolares. Tenga en cuenta que
CMOS y TTL sólo difieren en el tipo de componentes de circuito y los valores de los
parámetros, y no en las operaciones lógicas básicas.
Este método fue enunciado en 1952 por E. W. Veitch y modificado, presentando la

forma actual de mapa, por el ingeniero de IBM Maurice Karnaugh en 1953. Un mapa
de Karnaugh proporciona un método sistemático de simplificación de expresiones
booleanas y, si se aplica adecuadamente, genera las expresiones sumas de
productos y producto de sumas más simples posibles, conocidas como expresiones
mínimas.
Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

1
COATZACOALCOS
.
PRÁCTICA Nº1 “IMPLEMENTACIÓN DE UNA FUNCIÓN

COMBINACIONAL DE 4 ENTRADAS”.
PROPÓSITO DE LA PRÁCTICA: Implementar una función combinacional minimizada
de 4 entradas.
MATERIALES
 1 CI 74LS04
 1 CI 74LS08
 1 CI 74LS32
 5 Resistencias valor comercial 330Ω
 1 Interruptor DIP (Dip Switch)
 1 Transformador de 127/5 volt DC
 Cable UTP
 1 LED
 1 Protoboard

2
COATZACOALCOS
.
HOJAS DE DATOS

3
COATZACOALCOS
.

4
COATZACOALCOS
.

5
COATZACOALCOS
.
DESARROLLO
FUNCIÓN MAXITERMINO
𝒇 = ∏(𝟓, 𝟔, 𝟕, 𝟖, 𝟗, 𝟏𝟐, 𝟏𝟑, 𝟏𝟒, 𝟏𝟓)

𝟒
COSTO
 8 AND-------- 2 CILS08
 27 OR-------- 7 CILS32
 4 NOT-------- 1 CILS04 TOTAL 10 CI
MAPA DE KARNAUGH Y TABLA DE VERDAD
FUNCIÓN MAXITERMINO REDUCIDA

̅+𝑩
𝒇𝟏 = (𝑨 ̅ )(𝑨
̅ + 𝑪)(𝑩
̅ +𝑫
̅)
COSTO
 2 AND-------- 1 CILS08
 6 OR---------- 1 CILS32
 3 NOT-------- 1 CILS04 TOTAL 3 CI

6
COATZACOALCOS
.
DIAGRAMA ESQUEMÁTICO
DIAGRAMA DE CONEXIÓN
1A
R2
Key = A 330Ω
1B
R3
Key = B 330Ω
NOT OR AND R1
4Y GND
3Y GND
3Y GND
4A 3Y
5Y 3A
5A 2Y
6Y 2A
6A 1Y
VCC 1A
3A 2Y
3B 2B
4Y 2A
4A 1Y
4B 1B
VCC 1A
3A 2Y
3B 2B
4Y 2A
4A 1Y
4B 1B
VCC 1A
V1 1C
5V R4 74LS04D 74LS32D 74LS08D 330Ω
Key = C 330Ω
LED1
1D
R5
Key = D 330Ω

7
COATZACOALCOS
.
EVIDENCIAS
0 1 2 4 5
6 7 8 9 10
11 12 13 14 15

8
COATZACOALCOS
.
CONCLUSIÓN
Al momento de realizar y analizar todos los pasos podemos observar que el diseño
se puede armar como a nosotros nos parezca mejor, tomando una función de x
variables e imaginando cualquier diseño de indefinidas funciones para un mejor
desarrollo y con lo cual se pueden realizar decisiones lógicas consistentes e
inteligentes. Al analizar el mapa de Karnaugh con la función principal se obtuvo otra
función donde pudimos observar que el costo de materiales fue inferior al original.
Es evidente que al montar los circuitos lógicos fue necesario para nosotros llevar un
orden por lo que tuvimos que realizar un diagrama esquemático y después de
conexión salvo que si no lo hacíamos optaríamos por tener un error que era algo
probable puesto que tomamos la decisión de diseñarlo para así poder montar de
manera más fácil el circuito y al fin ver la comprobación de que el circuito funcionara
correctamente y para ello se realizo con la tabla de verdad.
BIBLIOGRAFÍAS
 Acha, C.R. (2006). Electrónica digital, introducción a la lógica digital, teoría,
problemas y simulación (2° Ed.). Alfaomega, Ra-Ma.
 Floyd, T. (2006). Fundamentos de sistemas digitales (9ª Ed.). Pearson Educación.

9

Implementación de Una Función Combinacional de 4 Entradas U-2p-1

Cargado por

Copyright:

Formatos disponibles

Implementación de Una Función Combinacional de 4 Entradas U-2p-1

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Implementación de Una Función Combinacional de 4 Entradas U-2p-1

Cargado por

Copyright:

Formatos disponibles

INSTITUTO TECNOLÓGICO SUPERIOR DE

 OR CI (74LS32) La puerta OR es otra de las puertas básicas con las que se

Maxitérminos: Se forman con todas las combinaciones de las entradas donde la

El término CMOS corresponde a Complementary Metal−Oxide Semiconductor

Este método fue enunciado en 1952 por E. W. Veitch y modificado, presentando la

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

PRÁCTICA Nº1 “IMPLEMENTACIÓN DE UNA FUNCIÓN

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

𝒇 = ∏(𝟓, 𝟔, 𝟕, 𝟖, 𝟗, 𝟏𝟐, 𝟏𝟑, 𝟏𝟒, 𝟏𝟓)

MAPA DE KARNAUGH Y TABLA DE VERDAD

FUNCIÓN MAXITERMINO REDUCIDA

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

También podría gustarte