MONOGRAFÍA SOBRE EL TEMA DE AMPLIFICADORES

EN CASCADA PARA LA ASIGNATURA ELECTRÓNICA I

DE LAS ESPECIALIDADES DE AUTOMÁTICA Y

TELECOMUNICACIONES.

Dr.C. Alberto Lastres Capote (Profesor Titular).

Centro de Investigaciones en Microelectrónica.

Facultad de Ingeniería Eléctrica.

Instituto Superior Politécnico José A. Echeverría.

Curso 2001/2002.

1
AMPLIFICADORES MULTIETAPAS A FRECUENCIAS MEDIAS.

En el diseño de un amplificador con determinadas características, puede ocurrir que la ganancia de

una etapa no sea suficiente para obtener la AVS requerida o que las resistencias de entrada o de salida
no sean las adecuadas para la configuración empleada. En ambos casos se requiere de varias etapas
conectadas en cascada como muestra la figura 1, donde la salida de una etapa está unida a la entrada
de la siguiente. Como ya se sabe, la AV de una etapa depende de su resistencia de carga, cuyo valor
no puede seleccionarse de forma independiente debido a las restricciones que impone la polarización
(VCC y VCEQ).

Rs

Vi1 Av1 Vo1 Av2 RL Vo AV = Vo/Vi1 = (Vo/Vi2)(Vi2/Vi1) = AV1AV2

+

Vs
Ri2´ Ro2´

Figura 1. Amplificador multietapas.

La AV total del amplificador se calcula por tanto como el producto de las ganancia de voltaje de
cada paso. Se empleará el mismo método de análisis presentado para etapas simples (bipolar ó FET),
donde la resistencia de carga de cada paso incluye la de entrada del siguiente. Las ganancias de
corriente y de voltaje totales pueden ser calculadas en forma independiente aunque se mantiene la
relación entre ellas dada por:

AV = AI(Rcarga/Ri)

Ni los transistores ni los puntos de operación de los distintos pasos tienen que ser iguales, pues la
señal adquiere mayor amplitud a medida que es amplificada por cada etapa. El efecto de la
polariización de cada etapa sobre la ganancia de una cascada de etapas emisor-común, se minimiza
si se selecciona las corrientes ICQ de forma tal que se incrementen gradualmente desde la entrada a la
salida, con valores de RC y de Ri que decrezcan gradualmente (ICQ1 = 1 mA, ICQ2 = 5 mA, ICQ3 = 10
mA). Estos valores de corriente de polarización. No se incrementan en forma exagerada para evitar
una excesiva disipación de potencia en reposo.
En amplificadores con acoplamiento R-C, la selección del punto de operación y su factor de
estabilidad se realiza etapa por etapa, en forma independiente, tratando que la señal se afecte lo
menos posible debido a la polarización. Cuando se requiere amplificar señales de frecuencias bajas
en este tipo de amplificador, el costo y el tamaño de los capacitores de acoplamiento es grande. Por
otro lado, para amplificar señales de CD estos capacitores tienen que ser eliminados y se requiere
del empleo de circuitos con acoplamiento directo entre las etapas.

CIRCUITOS CON ACOPLAMIENTO DIRECTO.

En los amplificadores integrados y en algunos discretos, con el objetivo de eliminar el empleo de los
capacitores de acoplamiento se utiliza la conexión directa entre las etapas. Como se muestra aen la
figura 2 para dos etapas en cascada, la salida por el colector de la primera etapa E-C alimenta
directamente la base del transistor Q2. La polarización de la primera etapa se logra a través de Rb1
conectada del emisor de Q2 a la base de Q1.

2
 Este tipo de conexión provoca que las
VCC polarizaciones de las diferentes etapas
interactúan lo que limita la libertad en
Rc1 Rc2 el diseño, aunque tiene como ventaja
sobre la de acoplamiento R-C, que es
Ca1 Ca2 más económica al ser más sencillo el
Q1
circuito que tiene un menor número de
elementos pasivos. Esta configuración
Rs Q2 RL Vo tiene como ventaja adicional, la de
poder amplificar señales muy
pequeñas (del orden de µV), pues
+

Vs elimina la posible influencia de la

RE1 RE2 ondulación de VCC sobre el punto de
CE
operación de Q1, por estar conectada
Rb1
la base de este al emisor de Q2 y no
directamente a la batería. Esto mejora
IB1 considerablemente la resolución de la
señal pues se reduce el ruido a la
entrada del circuito..
Figura 2. Etapas con acoplamiento directo.

En la polarización con acoplamiento directo, la estabilidad del punto de operación se alcanza por
medio del empleo de la realimentación negativa de CD. Este efecto regulador en el circuito anterior,
se logra al muestrear la corriente de emisor de Q2 que circula a través de RE2 e introducir dicha
muestra por la base de Q1 (IB1 es proporcional a IE2 = IC2 si βF >> 1). Para que sea realimentación
negativa, la corriente que se realimente a la base de Q1 debe tener un sentido tal que tienda a
contrarrestar favorablemente cualquier cambio en ICQ2.
Al analizar la estabilidad del punto de operación de Q2 en el esquema anterior, si la temperatura
aumenta, Tiende a crecer ICQ2 así como la caída ICQ2RE2 lo que provoca que IBQ1 crezca. Al aumentar
IBQ1, crece ICQ1 y mayor es la caída ICQ1RC1 por lo que se reduce la polarización de la segunda etapa.
Por tanto al decrecer el voltaje en la base de Q2, la corriente IBQ2 tiende a decrecer, por lo que el
incremento inicial de ICQ2 se reduce hasta que no sobrepase un valor dado.
Como ambas etapas tienen resistores de emisor, la estabilidad del punto de operación se ve
mejorada. El capacitor CE2 debe tener un valor elevado (típicamente de 1000 µF) para que el voltaje
de directa que aparece a través de RE2 se mantenga constante, comportandose como una referencia
de voltaje interna de valor (ICQ2RE2). La reactancia de este capacitor a la menor frecuencia de la
señal a amplificar, debe tener un valor despreciable frente a RE2.

Análisis estático. Para encontrar en este circuito, el punto de operación de cada transistor así como
el factor de inestabilidad relativa, de las ecuaciones de malla se encuentran las expresiones de IC1 y
de IC2 en función de los resistores y parámetros de los transistores. Normalmente βF >> 1, por lo que
en este análisis se despreciará desde un inicio las corrientes de base frente a las de colector,
suposición que debe ser comprobada al final.
El factor de inestabilidad del punto de operación de cada transistor se encuentra por el método
general estudiado, evaluando las expresiones de IC1 y de IC2 halladas anteriormente para los casos
extremos con Tmax y Tmin, tomando en cuenta la dispersión paramétrica. La expresión general de la
inestabilidad relativa a evaluar es:

∆ICQ/ICQmin = (ICqmax - ICqmin)/ICqmin

3
Del circuito, al despreciar las IB se obtienen las siguientes ecuaciones de malla:

VCC = ICQ1RC1 + VBE2 + ICQ2RE2

ICQ2RE2 = IB1Rb1 + VBE1 + ICQ1RE1

A temperatura ambiente en silicio ICO = 0, por tanto IB1 = ICQ1/βF1. Simultaneando:

ICQ1 = (VCC - VBE! - VBE2)/(RC1 + RE1 + Rb1/βF1)

Si se cumple que Rb1/βF1(RC1 + RE1) << 1, de la expresión anterior se obtiene que:

ICQ1 = VCC/(RC1 + RE1)[1 - (VBE1 + VBE2)/VCC]

Esta expresión plantea que ICQ1 depende solo de las variaciones relacionadas con los VBE; si se
cumple que (VBE! - VBE2) << VCC, la influencia de los VBE se reduce considerablemente y se mejora
la estabilidad del circuito. De igual forma se obtiene que:

ICq2 = [1/RE2] {VBE1 + [(VCC -VBE! - VBE2)/(RC1 + RE1 + Rb1/βF1)](RE1 + Rb1/βF1)}

Al evaluar las expresiones halladas para ICQ1 e ICQ2 para los casos extremos, ocurre que cuando ICQ1
sea máxima, el voltaje en el colector de Q1 se hace mínimo, lo que provoca que ICQ2 sea mínimo.
Esta situación se debe tomar en cuenta al evaluar la inestabilidad de cada etapa. Por otro lado:

VCEQ1 = VCC - ICQ1(RE1 + RC1)

VCEQ2 = VCC - ICQ2(RE2 + RC2)

Una vez concluido el cálculo de ICQ1 e ICQ2 se debe comprobar la suposición de que IB << ICQ. La
potencia disipada en reposo en los colectores de cada transistor se calcula como PCQ = ICQVCEQ.

Análisis dinámico. Una vez calculado los puntos de operación, se calculan los parámetros de cada
transistor para el modelo de pequeña señal a emplear. Los índices del amplificador se calculan con
el mismo método empleado para etapas simples bipolar ó FET. A frecuencias medias, el circuito
equivalente utilizando el modelo híbrido simplificado (hoe ≈ 0) es el mostrado en la figura 3.
hfe1Ib1 hfe2Ib2
hie1 hie2

Ib1 Ib2 IL

Rc2 RL
Rs Rb1 RE1 Rc1 Vo
Ri1´
Ro2 Ro´
+

Vs

Ri´

Figura 3. Modelo híbrido simplificado.

4
 AIS = IL/IS = (IL/Ib2)(Ib2/Ib1)(Ib1/IS) = [-hfe2RC2/(RC2+ RL)][-hfe1RC1/(RC1+ hie2)][RS´/(RS´ + Ri1)]
RS´ = RSllRb1
Ri1 = hie1 + (1 + hfe1)RE1
Ri´ = Rb1llRi1
AVS = Vo/VS = (ILRL)/(ISRS) = AIS(RL/RS)
Ro´ = RollRC2 = RC2 (pues si IS = 0, Ib1 = Ib2 = 0 y por tanto Ro = ∞)
Como son dos etapas emisor común en cascada, la ganancia de voltaje total es muy alta y la señal de
salida esa en fase con la de entrada a frecuencias medias. La resistencia de entrada y la de salida del
amplificador corresponde con la RI1´ de la primera etapa y con la Ro2´ de la segunda etapa
respectivamente.
Criterios de selección de las configuraciones de la cascada.
En forma general AV = AI(Rcarga/Ri), por lo que para lograr una ganancia de voltaje elevada se
requiere de etapas con valores altos de AI y de Rcarga , pero con Ri pequeño. Por lo general, en las
etapas intermedias de una cascada se emplean las configuraciones emisor común ó fuente común por
tener AI y AV grandes; no se emplea el base común por tener AI < 1 y su Ri es tan baja que carga
violentamente a la etapa que lo excita. Por otro lado, las configuraciones colector común ó drenaje
común que tienen AV < 1, presentan una Ri muy alta que toman poca corriente del paso que lo excita
y tienden a no amplificar corriente.
Para las etapas de entrada y de salida, se deben considerar los requerimiento de acople de
impedancias. Para el caso de la etapa de salida, por lo general si la RL es baja ó tiene efectos
capacitivos, es conveniente terminar la cascada con una etapa colector común ó drenaje común que
tiene una Ro´ muy pequeña. Con relación a la entrada, según los fabricantes, ciertos transductores
trabajan en forma óptima cuando operan a circuito abierto y otros cuando tienen un cortocircuito en
su salida. Para el primer caso se recomienda como etapa de entrada el empleo de FET ó de colector
común por su alta R; para el segundo caso se recomienda el empleo de la configuración base común.
AMPLIFICADORES CON MUY ALTA RESISTENCIA DE ENTRADA.
Como ya se sabe, en determinadas aplicaciones se requiere de amplificadores con resistencia de
entrada elevada, para lo cual el empleo de los FET es muy ventajoso. En ocasiones, por motivos de
ruido no es permisible el empleo de los FET y se requieren de circuitos con bipolares. Para la
configuración colector común mostrada en la figura 4, si se cumple la condición de validez en que
hoeRE << 1, se tiene que: Ri = hie + (1 + hfe)RE. Este valor puede incrementarse si se emplean
transistores superbeta de muy alta hfe o si se reduce la corriente de polarización de la etapa, lo que
provoca que se incremente hie (hie = rb + hfeVT/ICQ). Por otro lado, Ri aparenta ser todo lo grande que
se desee si se aumenta RE; en realidad no ocurre así, pues al crecer RE llega el momento en que deja
de cumplirse la condición de validez por lo que cambia la expresión de Ri, de acuerdo con:

VCC Ri = Vi/Ib = (Ibhie + Vo)/Ib = hie + Vo/Ib

Vo = [(1 + hfe)Ib - Vohoe]RE

Vi Ri = hie + [(1 + hfe)RE]/(1+ hoeRE)

hie

Ib
Vo
hoe
Vi RE Vo
hfeIb
RE

Figura 4. Configuración colector común.

5
Para el caso límite, cuando RE → ∞: Ri = hie + (1 + hfe)/(1/RE + hoe) = hie + (1 + hfe)/hoe

Si se evalúa esta última expresión con valores típicos de hie = 2K, hfe = 100 y hoe = 10µS, la Ri
máxima posible a obtener es de 10M. Con RE = 380K, la Ri sería de 8M. Como este valor de RE tan
elevado demanda de un VCC no real, en la práctica se limita esta solución a valores de Ri = 500K.
Por encima de este valor de resistencia de entrada se tienen que emplear etapas con FET ó par
Darlington con circuitos de autoelevación.

AMPLIFICADORES EN CASCADA BIFET A FRECUENCIAS MEDIAS.

El transistor FET es muy usado en las etapas de entrada de los preamplificadores por presentar muy
alta resistencia de entrada y por ser menos ruidoso que el BJT, sobre todo si la resistencia total
conectada físicamente a su entrada es alta. En la figura 5 se muestra una cascada fuente común -
emisor común con resistor en emisor.
VDD

CE
RE2

RD RE1
R1

Ca1
Q2
Q1

R2

Rs
Ca2
+

Rc RL
Vs CF
Rs Vo

Figura 5. Amplificador BIFET.

Análisis estático. Se calcula el punto de operación de cada transistor para encontrar los parámetros
de los modelos de pequeña señal del FET y del BJT. Para el MOSFET se parte de que trabaja en la
región de saturación y una vez calculado los voltajes y corrientes de reposo se comprueba la
suposición.
Para la región de saturación: VDSQ ≥ (VGSQ - VT)
ID = Kp(Vgs - VT)2 con VGS = VTH -IDRF
VTH = VCC[R2/(R1 + R2)]
Rg = R1llR2
VDSQ = VCC - IDQ(RD + RF)

Para el BJT se considera que está operando en la región activa con βF >> 1 y por LKV se encuentra
la corriente de colector.

IDQRD = ICQRC + VEB

VECQ = VCC - ICQ(RC + RE! + RE2) > VCEsat

6
Cálculo de los parámetros de los modelos.

Para el MOSFET: gm1 = diD/dvgsQ = 2Kp(VGSQ - VT)

µ = gm1rd
rd = (VA + VDSQ)/IDQ
Para el BJT: hie = rb + rπ = rb + hfeVT/ICQ
gm2 = ICQ/VT

Análisis dinámico. Para calcular los diferentes índices del amplificador a frecuencias medias, se
dibuja el circuito equivalente despreciando los efectos capacitivos como muestra la figura 6. Para
simplificarlo se plantean las condiciones de validez de cada etapa. Se supondrá que se cumple para
la segunda etapa.

hfeIb
hie Condición de validez:
Ib IL
hoe(RE1 + RCllRL) < 0.1
Rs Rg
Vo Ri2 = hie + (1 + hfe)RE1
gmVgs (RDllRi2)/rd > 0.1
+

Vs Vgs
rd RD RE1 Rc RL RL2 = RCllRL
RL1 = rdllRDllRi2

Ro´

Figura 6. Circuito equivalente del amplificador BIFET.

Por la presencia en la etapa de entrada del MOSFET, en el cálculo es conveniente comenzar por
AVS.

AVS = Vo/VS = (Vo/Vi2)(Vi2/Vgs)(Vgs/VS)

AVS = [-hfeRL2/Ri2][-gm1RL1][Rg/(RS + Rg)]
AVSdB = 20logAVS

Para un valor dado de Vs (rms), se pueden calcular: Vo (rms) = AVSVs (rms)

IL = Vo/RL
PL = Vo2/RL
Los demás índices del amplificador son:
AIS = IL/IS = (Vo/RL)/(VS/RS) = AVS(RS/RL)
Ri´ = RgllRi = Rg pues Ri = ∞
Ro´ = RollRC = RC pues Ro = ∞

CONEXIÓN DARLINGTON.
El par Darlington se obtiene de la conexión de dos transistores como se muestra en la figura 7, en
que la corriente de emisor de Q1 alimenta la base de Q2. Para su empleo en la configuración colector
común, se tiene que su circuito equivalente es:

7
 VCC

Vi
hie1 hie2
Q1 Q2
Ib1 Ib2 Io
Vo
Vi
hoe RE2 Vo
hfe1Ib1 hfe2Ib2
RE1 RE2
Ri2

Figura 7. El par Darlington en colector común.

Este circuito se puede analizar como una cascada de dos etapas colector común. Para la segunda
etapa, por tener típicamente RE2 un valor relativamente bajo, se debe cumplir la condición de validez
en que (hoeRE2 < 0.1); con el modelo híbrido simplificado se tiene que: Ri2 = hie2 + (1 + hfe2)RE2.
Este valor de Ri2 es elevado, por lo que no debe cumplirse la condición de validez para la primera
etapa por ser (hoe1Ri2 > 0.1). Para este caso se encontró que: Ri1 = hie1 + [(1 + hfe1)Ri2]/(1+ hoe1Ri2).
Los puntos de operación de cada transistor no son iguales, de acuerdo con:

IE1 = (1 + βF1)IB1 = IB2

IE2 = (1 + βF2)IB2 = (1 + βF1)(1 + βF2)IB1 = βF1βF2IB1 si βF >> 1.

De acuerdo con este resultado, se concluye que la conexión Darlington se puede considerar como un
transistor con una βF equivalente dada por el producto βF1βF2. Al ser distintos los puntos de
operación de Q1 y de Q2, sus parámetros ¨h¨ no serán los mismos. Por esto es conveniente conectar
el resistor RE1 al emisor de Q1, para reducir la diferencia entre las dos ICQ y evitar que la βF1 sea muy
pequeña por ser ICQ1 baja.
De un análisis de pequeña señal, se tiene que:

AI = IL/Ib1 = (IL/Ib2)(Ib2/Ib1) = (1 + hfe2)(1 + hfe1){(1/hoe1)/[(1/hoe1) + Ri2]}

AI = (1 + hfe2)(1 + hfe1)/(1 + hoe1Ri2) = hfe2 hfe1/(1 + hoe1Ri2)

De nuevo aparece para el par Darlington en su conjunto, la hfe equivalente dada por hfe1hfe2. Los
fabricantes lo encapsulan como si fuese un transistor discreto sencillo de tres terminales pero con
valores de βF equivalente mínima de 7500 y un VBEact de 1.3V. El transistor Darlington es muy
usado en la configuración colector común debido a que su alto valor de hfe equivalente provoca que
AV = 1, Ri sea extremadamente grande y la Ro extremadamente pequeña.

CONEXIÓN CASCODE.
La principal aplicación del circuito cascode mostrado en la figura 8 y que está formado por una
cascada de etapas emisor común - base común, es obtener una ganancia de voltaje grande sobre un
rango de frecuencia más ancho que la obtenida por una configuración emisor común.

8
 Q2 Ib1 = VS/(RS + hie1)
Ic1 Io
Ic1 = hfe1Ib1 = -Ie2
AI2 = Io/Ib2 = 1 si hfe2 >> 1 en B-C
Q1 Io = -Ic2 = -Ic1 = -hfe1Ib1
Rc AI = Io/Ib1 = -hfe1
Rs AV = Vo/Vi = IoRc/Ib1hie1 = AIRC/hie = -
hfeRC/hie1
+

Vo
Vs

Figura 8. Amplificador cascode.

Como se observa, la ganancia de corriente total del cascode es la del primer paso emisor común
(AI1) y la ganancia de voltaje total es la del paso emisor común pero con la resistencia de carga del
segundo paso B-C (RC). Sin embargo, en el cascode la resistencia de carga de la primera etapa E-C
es la Ri2 de la segunda etapa B-C, cuyo valor es típicamente muy bajo comparado con el de RC
empleado para obtener la ganancia requerida. Esta resistencia de carga del primer paso con un valor
bajo (Ri2), es lo que le da al cicuito cascode una mejor respuesta de frecuencia.

EFECTO DE AUTOELEVACIÓN (BOOSTRAP).

En los circuitos de muy alta resistencia de entrada (Ri), al tener en cuente el efecto de la resistencia
de polarización Rb que es de valor mucho menor, la resultante Ri´ se ve seriamente afectada. Como
Rb por problemas con la estabilidad del punto de operación no puede incrementarse por encima de
determinado valor, para garantizar etapas con Ri´ elevados, se requiere de los circuitos con efecto de
autoelevación como el mostrado en la figura 9. Si se emplea este en la configuración colector común
de alta resistencia de entrada, su comportamiento es el siguiente:

VCC

R3

I3
Ca R1
Vi Vi hie Vo
Ib
Rb´ = R3 + R1llR2 = R3 + Rb
Cb
Vo VTH = VCC[R2/(R1 + R2)]
ICQ = βF(VTH - VBE)/[Rb´ + (1 + βF)RE]
RE R1 R2
R3 hfeIb VCEQ = VCC - ICQRE
R2 RE

Figura 9. Configuración colector-común con bootstrap.

9
Desde el punto de vista estático, para corriente directa Cb se comporta como un circuito abierto y
quien determina el punto de operación al aplicar Thevenin en este circuito autopolarizado es el
resistor Rb´. A frecuencias medias en un análisis de pequeña señal, Cb se comporta como un
cortocircuito por su elevado valor (típicamente 50 µF), por lo que del circuito equivalente:

I3 = (Vi - Vo)/R3 = (Vi/R3)(1 - Vo/Vi) = (Vi/R3)(1 - AV) = Vi/[R3/(1 - AV)] = Vi/Requiv

Como para el colector común ideal AV ≈ 1, la Requiv = R3/(1 - AV) = ∞ y la polarización de base no
afectará la resistencia de entrada del amplificador. Esto es lo que se conoce como efecto de
autoelevación. Como R3 está conectado entre la entrada y la salida de un colector común, a medida
que la AV de esta configuración tienda más a uno, los voltajes a través de R3 (el de entrada y el de
salida), serán mas parecidos, por lo que la corriente de CA por R3 tiende más a cero pues simula un
circuito abierto. Esto es lo que hace que la resistencia de polarización de base no influya sobre Ri´.
A la entrada el circuito equivalente de pequeña señal queda como muestra la figura 10.

Ri´ = RillR3/(1 - AV) = RillRequiv

Vi Ri = hie + (1 + hfe)(REllRb)
AV = 1 - hie/Ri
R3/(1-Av) Ri

Figura 10. Circuito equivalente del amplificador con boostrap.

Este efecto de autoelevación se puede emplear en cualquier configuración FET o bipolar que tenga
valor alto de Ri. El resistor R3 introduce realimentación positiva que puede provocar oscilaciones en
dependencia del tipo de carga conectada a la salida.

EL AMPLIFICADOR OPERACIONAL (A0).

Es un amplificador integrado de muy alta ganancia de voltaje y alta resistencia de entrada, capaz de
manejar señales de CD y de CA pues posee acoplamiento directo entre sus etapas. Es utilizado en
una amplia variedad de funciones, entre ellas como amplificador, sumador, conversor I-V y V-I, etc.
Debe poseer además buenas propiedades con relación al ruido, ancho de banda, voltaje y corriente
de offset, resistencia de salida baja y un rango dinámico grande. Existen cientos de AO comerciales,
algunos de ellos de propósitos especiales diseñados para bajo ruido ó bajo consumo de potencia. Se
desarrollaron a partir de 1965, transitando por diferentes generaciones: cargas resistivas (1ra),
Darlington (2da), cargas activas (3ra), JFET (4ta), transistores multicolectores (5ta), etc. El esquema
eléctrico y el circuito equivalente del amplificador operacional se muestran en la figura 11.

10
 Vcc

V1 Ro
-
Vo=-AvVd Vd
Vd Ri
+
Vo
V2

+
-AvVd
V1 V2
-VEE

Figura 11. El amplificador operacional.

El AO se representa por una fuente de voltaje controlada por voltaje, donde la señal de salida
corresponde con la diferencia de las señales de entrada amplificada. Los signos + y - en las entradas
del AO, se refieren respectivamente a los terminales que no invierten o que invierten la fase de la
señal de salida respecto a la de entrada. Las principales características del AO a lazo abierto o sea
sin realimentación externa son:

parámetros ideal típico parámetros ideal típico

AOL ∞ >104 Ii 0 <10nA
BW ∞ 10Hz VOS 0 <10mV
RRMC ∞ >70dB dVOS/dT 0 <3µV/oC
RiMD ∞ >1MΩ IOS 0 <0.2nA
Ro 0 <200Ω

En la mayoría de las aplicaciones, los AO se realimentan externamente, por lo que es deseable que
tengan un valor elevado de ganancia de lazo abierto (AOL) para que el nivel de realimentación (To)
pueda ser grande. Con esto se logra que los parámetros del AO realimentado solo dependan de la red
de realimentación externa. Como la mayoría de los AO tienen un polo dominante en su respuesta
transferencial, el producto ganancia ancho de banda es idéntico para la condición de lazo abierto y
de lazo cerrado. Se requiere de un valor grande de relación de rechazo al modo común (RRMC),
para asegurar que V0 sea proporcional a Vi = (V1 - V2) y que las señales de modo común que a
menudo contienen componentes de CD no tengan un efecto apreciable a la salida. Los valores de Ri
elevado y de Ro bajo, acercan al AO al amplificador ideal de voltaje. Los voltaje y corriente de
offset (VOS e IOS) dan una medida del grado de asimetría que tiene el circuito, que debe ser poca para
tecnologías de avanzada y con un adecuado diseño. Otras características importantes del AO son el
corrimiento con la temperatura que presentan VOS e IOS, los rangos de modo común a la entrada y a
la salida así como el slew-rate que serán estudiados posteriormente.

La mayoría de los AO están formados por una cascada de dos etapas amplificadoras y un paso de
salida con simetría complementaria colector común de AV = 1. El diagrama en bloque de un AO se
muestra en la figura 12.

11
 C
c

- AD EC
Desplaz.
CC
SALIDA

+ Av1 Av2
de nivel Av=
1

Figura 12. Diagrama en bloques de un AO.

Como etapa de entrada se emplea típicamente el amplificador diferencial (AD), para proveer las
entradas inversora y no inversora requeridas, con valores de RRMC alto, RiMD alta y AVDM elevada.
Con la etapa de salida colector-común se garantiza la Ro baja requerida. El desplazador de nivel
en las primeras generaciones de los AO, se empleó para ajustar los niveles internos de los voltajes
de CD en el AO, de forma que para circuitos con dos baterías (+VCC y -VEE) el nivel de CD a la
salida fuese cero. La etapa intermedia emisor-común con alta ganancia de voltaje asegura el valor
elevado de AOL requerido.

De acuerdo con la aplicación, los AO se pueden clasificar de la siguiente forma:

- amplificador de propósito general de bajo costo (AD741).
- AO dobles ó cuadruples (AD 648 y AD704).
- amplificadores de bajo ruido (AD OP-27).
- amplificador de alta velocidad (AD843).
- amplificador de precisión (AD705).
- amplificador de muy baja corriente de entrada (AD549).

APLICACIONES ANALÓGICAS BÁSICAS.

Ya se conoce que el AO ideal tiene las siguientes características:

- RiMD = ∞ (por lo que no circula corriente por ninguna de sus entradas)
- Ro = 0
- AV = ∞ (como el voltaje Vo = -AVVi es finito, cuando AV→ ∞, se requiere que Vi = 0.)
- ancho de banda (BW) infinito (el AO responde igual a todas las frecuencias).
- si V1 = V2 = 0, Vo = 0.
En la figura 13 se muestra una aplicación del AO ideal como amplificador inversor. Debido a que
la corriente por las entradas son cero, la corriente I que entrega la fuente de señal V1 circulará por
R1 y R2. Como Vi = 0, aparece una tierra virtual en el terminal de entrada (-) del AO, de donde:

R2 I = V1/R1 = -Vo/R2
I
R1 Io AV = Vo/V1 = -R2/R1
Vo  < VCC
-
Vo
I +
Ri´ = V1/I = R1 (baja)
IL
+

Vi R1//R2 RL

Figura 13. Amplificador inversor.

12
La expresión hallada para AV solo depende de la relación de los dos resistores externos. La ganancia
de voltaje no depende de RL siempre que este sea mayor que el valor mínimo dado por el fabricante
Los resistores R1llR2 se conectan a la entrada no inversora para que ambas entradas estén cargadas
con resistores similares y eliminar posibles asimetrías en el circuito que afecten otros parámetros.
Como amplificador no inversor se muestra en la figura 14. Con Vi = 0, aplicando superposición se
tiene que

I
R2

R1 -
Vo
I +
Vi = V1 - V2 = Vo R1/(R1 + R2) - V2 = 0
AV = Vo/V2 = 1 + R2/R1
+

V2 RL
Ri = ∞

Figura 14. Amplificador no inversor.

La realimentación negativa que introduce R2 provoca que AV dependa solo de la relación entre los
resistores externos al igual que en el caso anterior. La realimentación es negativa siempre que R2 se
conecte desde la salida hasta la entrada inversora. Si se hace R2 = 0, el resistor R1 es innecesario y se
obtiene el seguidor de voltaje ideal mostrado en la figura 15, que tiene ganancia de voltaje unitaria,
resistencia de salida cero y resistencia de entrada infinita. Se emplea como buffer para acoplar
impedancias. Un AO de este tipo fabricado por National S/C es el LM110, cuyos parámetros son:

- AV = 0.9997
+
Vo Ri = !06 MΩ
Ro = 0.75 Ω
+

V2 Ii = 1 nA
BW = 10 MHz

Figura 15. Seguidor de voltaje.

Otra aplicación lineal del AO como fuente de corriente es la mostrada en la figura 16. La misma
VCC
permite incrementar la corriente Io por la carga a valores
por encima de la máxima que puede entregar el AO. Para
aumentar aún más el nivel de Io se emplea un par
VCC
Darlington a la salida.
R1
Iz
R
-
IREF = IZ = (VCC -VZ)/R si rZ = 0
Io = (VCC -VZ)/R1 por ser Vi = 0
+

Io
Vz
Figura 16. Fuente de corriente.

13
Otras aplicaciones elementales del AO.
Sumador inversor. En el circuito mostrado en la figura 17 debido a la tierra virtual (Vi = 0) que
aparece en la entrada del AO, se obtiene a la salida una señal que es proporcional a la suma de los
voltajes de entrada analógicos.

´
I = V1/R1 + V2/R2 + ..... + Vn/Rn (superposición)
R1 R´
R1 I Vo = -IR´ = -R´(V1/R1 + V2/R2 + ..... + Vn/Rn)
V1 Vo = -R´/R1(V1 + V2 + ..... + Vn) si
R2
V2 - R1 = R2 = ... = Rn
Vo
Rn +
Vn
RL
R1//R2//...Rn

Figura 17. Sumador inversor.

Integrador. Con el circuito de la figura 18, se obtiene a la salida una señal proporcional a la integral
del voltaje de entrada VS.

C
Ic I = - IC = VS/R1
IC = C(dVo/dt)
Vs R1 -
Vo Vo = [-1/(R1C)]VS dt
+

Figura 18. Integrador.

Si VS = V = constante, la señal de salida será una rampa de voltaje [Vo = -Vt/R1C]. Tal integrador
realiza la función de circuito de barrido para un tubo de rayos catódicos de un osciloscopio y se
conoce como integrador Miller.
Si se intercambian de posición R1 y C, el resultado es un circuito derivador donde la señal de salida
será: Vo = -RC(dVS/dt)

Amplificador de instrumentación (AI). Muy utilizado en la instrumentación de calidad, para

amplificar señales de entrada de pequeña amplitud provenientes de transductores tales como
sensores de presión y de termopares. Tienen como requisitos técnicos la resistencia de entrada
elevada, buena linealidad, bajo ruido, bajo offset, RRMC elevada y ganancia de voltaje estable y
ajustable. Una versión con un solo AO es la mostrada en la figura 19. El análisis se realiza aplicando
el teorema de la superposición; con V1 = 0, se encuentra a Vo en función de V2 y luego a la inversa.
R2

R1 Vo = -(R2/R1)V2 + [R4/(R3 + R4)]V1(1 + R2/R1)

V2 Vo Vo = -R2/R1{V2 - [1/(1 + R3/R4)](1 + R2/R1)}
-

V1
Vo = -R2/R1(V2 - V1) si R1/R2 = R3/R4
+

R3
R4 RL

Figura 19. Amplificador diferencial.

14
Esta aplicación se conoce como amplificador diferencial (AD), pues la salida es proporcional a la
diferencia entre las señales de entrada. La constante de proporcionalidad es la ganancia de voltaje
dado por (-R2/R1). Si las fuentes V2 y V1 tienen resistores internos RS1 y RS2 se le adicionan a R1 y
R3 respectivamente. Para no cargar las fuentes de señales, entre estas y las entradas del AO se
conectan seguidores de emisor. La RRMC se mejora con un matcheo perfecto y se mejora con
relaciones (R2/R1) pequeñas. Como deficiencia este circuito presenta diferencia en las resistencias de
entrada del terminal positivo y del terminal negativo por motivo de la realimentación presente;
además el ajuste de la ganancia es complejo.
Un amplificador de instrumentación mejorado que emplea tres AO en su configuración (AD620 y
AD525) tiene la configuración mostrada en la figura 20.

V2 R2
+
AO1
- V2´ R1 -
AO3
Vo
+

R1
R´
R R2

R´ V1´

-
AO2
+
V1

Figura 20. Amplificador de instrumentación.

La resistencia variable R, permite ajustar la ganancia de voltaje del AI como se verá posteriormente.
La ganancia de voltaje de cada buffer de entrada (AO1 y AO2) es unitaria para voltajes de modo
común (MC), pero es alta para señales de modo diferencial (MD). Debido a que Vi ≈ 0 en cada AO,
el contacto superior de R está conectada a V2 y la inferior a V1. Para una señal de modo común en
que V1 = V2, el voltaje a través de R es cero y no circulará corriente por R ni por R´. Por tanto, V2´=
V2 y V1´= V1, por lo que el buffer trabaja como un amplificador de ganancia unitaria para MC.
Como la diferencia de los voltajes de entrada del AD de salida de este circuito es nula, la ganancia
de voltaje para MC es cero (ACM = 0).
Observar que si V1 = V2 el voltaje de salida de este circuito es cero, de aquí la importancia de lograr
una adecuada simetría en las características del AD. Es por esto que en lugar de implementarse este
AI con tres AO independientes, se integra en una pastilla para optimizar sus características tanto de
impedancia de entrada como de parámetros de offset. Cualquier asimetría en el circuito provocará
un voltaje de salida perjudicial.
En cambio para modo diferencial en que V1 ≠ V2 circulará corriente por R y R´, provocando que:
(V2´ - V1´) > (V2 - V1). La ganancia de voltaje de MD (ADM) y la relación de rechazo de MC
(RRMC) se incrementa para éste sistema de dos etapas comparada con la de un solo paso. El valor
de ADM se puede variar con el potenciómetro R como se demuestra a continuación:

I = (V2 - V1)/R
V2´ = I(R + 2R´) + V1´
(V2´ - V1´) = I(R + 2R´) = (V2 - V1)(1 + 2R´/R)
Vo = (1 + 2R´/R)(R2/R1)(V1 - V2) por ser AV3 = -R2/R1
ADM = Vo/(V1 - V2) = (1 + 2R´/R) si R1 = R2

15
Los amplificadores de instrumentación (AD521, AD526, AD705 entre otros) son circuitos
integrados caros pero con elevada precisión, confiabilidad, ganancia y RRMC. Entre las principales
características del AD705 están las siguientes: ADM = 200 V/mV, VOS < 25µV, IB <100pA y
RRMC = 114 dB.

EL AMPLIFICADOR DIFERENCIAL (AD).

En los amplificadores con acoplamiento directo, el corrimiento de los puntos de operación con la
temperatura, se transmite de una etapa a la otra interactuando entre sí. En circuitos con ganancia de
voltaje muy grande como es el AO, esto produce corrimientos violentos por lo que es muy
importante garantizar la estabilidad de cada etapa y fundamentalmente la de entrada.

El amplificador diferencial ó par acoplado por emisor es un circuito de acoplamiento directo que es
capaz de amplificar la diferencia entre sus dos señales de entrada, proporcionando una señal de
salida que depende muy poco de las posibles señales comunes en ambas entradas. Normalmente la
señal de modo común que se quiere rechazar es un ruido que se introduce por igual en todos los
puntos del circuito y que enmascara la señal que se desea amplificar.

Todos los amplificadores de corriente directa tienen el problema de la deriva ó variaciones del
voltaje de salida en ausencia de la señal de entrada, producido por el envejecimiento de las
componentes que alteran sus características y por las variaciones de la temperatura. El AD por ser
un circuito simétrico, presenta grandes ventajas en este sentido pues al estar ambas mitades a la
misma temperatura, los corrimientos posibles se compensan entre sí y el circuito resulta mucho más
estable. Es por esta razón que el AD es la etapa de entrada más empleada en los CI de ganancia
elevada. Una ventaja adicional de los AD es que pueden conectarse en cascada sin requerir
capacitores de acoplamiento para eliminar la interacción entre ellos.

Análisis estático del AD. Característica transferencial.

El AD mostrado en la figura 21, es un circuito simétrico que en reposo (V1 = V2 = 0) está
balanceado y en régimen dinámico amplifica la diferencia entre las dos señales de entrada. Para
lograr una perfecta simetría en el circuito, los transistores Q1 y Q2 deben ser idénticos al igual que
los resistores RC1 y RC2.

VCC
V1 Vo1-Vo2
Rc1 Rc2
Vo1 Vo2
ωt ωt
Vo
+

Q1 Q2
+

V1 V2

IEE V2 Vo2-Vo1

ωt ωt
RE

-VEE

Figura 21. Diagrama eléctrico del AD.

16
Aplicando las leyes de Kirchoff se obtiene lo siguiente:

Vd = V1 - V2 = VBE1 - VBE2
IC1 = IES eVBE1/VT e IC2 = IES eVBE2/VT si βF >> 1
IC1/IC2 = e(VBE1 - VBE2)/VT = eVd/VT
IEE = IC1 + IC2 o sea que: IEE/IC! = 1 + Ic2/IC1
IC1 = IEE/(1 + e-Vd/VT) e IC2 = IEE/(1 + eVd/VT)

En reposo, si: V1 = V2 = 0: ICQ1 = ICQ2 = IEE/2

VCEQ1 = VCEQ2 = VCC - (IEE/2)RC1 - (-VBE)
La característica transferencial de las corrientes se muestra en la figura 22.

Ic2 IE Ic1
E

para Vd > 4VT, IC1 = IEE e IC2 = 0

IEE/2 para -Vd < -4VT IC1 = 0 e IC2 = IEE

V
2VT 4VT d
-4VT -2VT

Figura 22. Característica transferencial de las corrientes del AD.

Por otro lado: VO1 = VCC - IC1RC1

VO2 = VCC - IC2RC2
VO = VO1 - VO2
La característica transferencial de los voltajes del AD se muestra en la figura 23.

para Vd > 4VT, IC1 = IEE e IC2

=0
Vcc VO1 = VCC - IEERC1
VO2 = VCC
Vo1 Vo2
VO = -IEERC1
IEE Rc para -Vd < -4VT IC1 = 0 e IC2
= IEE
VO1 = VCC
Vd VO2 = VCC - IEERC2
V
VO = IEERC1
-IEE Rc

Figura 23. Característica transferencial de voltajes del AD.

17
De los resultados anteriores se concluye que:
- al incrementarse la corriente por una rama del AD, la otra decrece para que la suma de ambas se
mantenga constante e igual a IEE.
- cada una de las corrientes de rama no depende solo de su VBE, sino también de Vd.
- si aumenta la temperatura, ambos VBE varían lo mismo por lo que VO no cambia.
- el nivel del voltaje VO es de valor doble que el de VO1 y de VO2 siempre que se apliquen señales
antisimetricas en sus dos entradas.
- el valor mínimo de VO1 y de VO2 puede ser tan bajo como se quiera, seleccionando
adecuadamente el valor de RC para que Q1 y Q2 se mantengan siempre operando en su región
activa. Recordar que RC = RC1 = RC2 para garantizar la simetría. Debe quedar claro que la
saturación del AD para |Vd| > ± 4VT en que no aparece cambio en VO frente a las variaciones de
entrada, no implica que sus transistores se saturen.
- si Vd > 4VT, Q1 opera como un interruptor cerrado y Q2 como un interruptor abierto. Los estados
de estos interruptores se invierten si Vd es negativo y modularmente mayor que 4VT. Por otro
lado, la salida balanceada del AD dada por VO = VO1 - VO2 presenta dos niveles diferentes: uno
positivo y otro negativo para cambios de Vd alrededor de 4VT. De aquí se obtiene la función del
AD como interruptor y como limitador.
- en el rango de -2VT < Vd < 2VT todas las variables anteriores responden casi linealmente con
Vd, por lo que el AD se comporta como un amplificador. Si se requiere mejor linealidad, la
diferencia entre las señales de entrada Vd se limita a ±VT.
Para incrementar el rango del voltaje de entrada Vd en que el AD opera linealmente, se le adicionan
los resistores R en los emisores de los dos transistores como se muestra en la figura 24. Con esto se
extiende dicho rango por una cantidad igual a IEER. Debido a que RE introduce realimentación
negativa, la ganancia de voltaje de la etapa se reduce aproximadamente por el mismo factor.

VCC

Rc1 Rc2 Vo

Vo
IEE Rc1
V1 V2
Q1 Q2
R R -12VT -2VT
Vd
IEE 2V 12VT
T

RE
-IEE
-VEE Rc1
Figura 24. AD con resistores de degeneración R.

Análisis dinámico del AD a frecuencias medias.

El AD idealmente debe solo amplificar la diferencia entre las dos señales de entrada (modo
diferencial), pero se demuestra que también responde al promedio de ambas (modo común).

Vo1 = ADMVDM + ACMVCM (para salida desbalanceada)

Vo2 = -ADMVDM + ACMVCM (para salida desbalanceada)
VDM = (V1 - V2)/2 = Vd/2
VCM = (V1 + V2)/2
Vo = Vo1 - Vo2 = 2 ADMVDM = ADMVd (para salida balanceada)

18
donde ADM y ACM son las ganancias de voltaje de modo diferencial (MD) y de modo común (MC)
respectivamente. Luego cada una de las dos salidas independientes del diferencial (Vo1 y Vo2) tienen
dos componentes, una debida a la señal de entrada de MD y otra debida a la de MC.
En sistemas simétricos donde se pueda establecer un eje de simetría con interconexiones entre las
dos mitades del circuito es conveniente aplicar el Teorema de la Bisección. En circuitos lineales
simétricos aplicando superposición se demuestra que: al aplicar señales simétricas o de modo
común en sus entradas (V1 = V2 = VCM), las corrientes que circulan por los hilos de interconexión
que unen las dos mitades del circuito son nulas y pueden ser cortados estos sin que se alteren las
corrientes. Para señales de entrada antisimétricas o de modo diferencial (V1 = V2 = VDM), el eje de
simetría puede considerarse como una tierra virtual o lo que es lo mismo, todos los hilos de
interconexión pueden considerarse como tierra. Esto simplifica considerablemente el análisis
dinámico de los AD.

Análisis del AD para señales de modo diferencial..

Al aplicar al AD señales antisimétricas ó de MD, se debe cumplir que: V1 = -V2. Para el caso que V1
= VDM y V2 = -VDM, siempre que |Vd| < ± 2VT el AD se comporta linealmente, por lo que Ic1 se
incrementa en ∆Ic e Ic2 decrece por la misma cantidad. Como la corriente que sale por los dos
emisores interconectados no varía, el voltaje de ese nodo se mantiene constante y en un análisis de
pequeña señal puede reemplazarse por una tierra que se conoce como tierra virtual. Luego para un
análisis de pequeña señal en MD, cada emisor está conectado a tierra. Este mismo resultado se
obtiene al aplicar el Teorema de la Bisección de los circuitos simétricos, en que para señales de MD
los puntos de interconexión entre las dos mitades se consideran como tierra virtual. Como ambas
mitades son idénticas, solo se tiene que analizar una de las dos mitades para conocer la respuesta
total de AD. Como se muestra en la figura 25, para el modelo simplificado se cumple que:

∆IcIc
gmVπ1 Para rb = 0 y ro = ∞:
Rc1 ADM = Vo1/VDM = -
Vo1 rπ1
gm1RC1 = -hfeRC1/rπ1
gm1 = gm2 = IEE/2VT
+

Vπ1 rπ1 = rπ2 = hfeVT/(IEE/2)

+

Rc1 Vo1
VDM
VDM

Figura 25. El AD para el modo diferencial.

La salida Vo1 está fuera de fase con la entrada V1, pero Vo2 está en fase con esta entrada. La ganancia
de voltaje total del AD en MD, se puede obtener del análisis anterior tomando a Vo1 = Vo/2, donde
Vo = Vo1 - Vo2 es la salida balanceada tomada entre los dos colectores, de donde:

ADM = Vo1/VDM = (Vo/2)/(Vd/2) = Vo/Vd = -gm1RC1

La resistencia de entrada en MD es la resistencia vista por la señal diferencia Vd o sea entre las bases
de Q1 y Q2, por lo que será la suma de las resistencias de entrada de cada transistor. Si se considera
que RS = 0 y rb = 0, se tiene que: RiDM = 2rπ1
Este resultado se debe a que la fuente de corriente IEE tiene una resistencia interna RE muy alta, por
lo que los emisores de Q1 y Q2 se pueden considerar que están flotando y la resistencia total entre las

19
dos bases sea de (rπ1 + rπ2). De la misma forma, si la entrada V2 se cortocircuita, la entrada 1 estará
cargada con esa misma resistencia (rπ1 + rπ2).
En el diferencial antes analizado al omitir el resistor de colector de Q2 (RC2 = 0), en reposo con V1 =
V2 = 0 las corrientes ICQ1 e ICQ2 siguen siendo aproximadamente iguales si se considera que VA = ∞
pues en activa para este caso IC es casi independiente de VCE. Por otro lado, como solo existe la
salida Vo1 (pues el colector de Q2 está a tierra para CA), la señal de salida en MD será la mitad con
respecto al caso de ser tomada entre los dos colectores pues se pierde el aporte de Vo2 a la señal de
salida.

Análisis del AD para señales de modo común.

Si se aplican señales simétricas o de MC en ambas entradas (V1 = V2 = VCM) donde Vd = 0, las

corrientes de ambos colectores siguen siendo iguales. Por la simetría de este circuito al ser Ic1 = Ic2,
las corrientes por las interconexiones entre las dos mitades son cero, por lo que estos hilos de unión
pueden ser cortados sin provocar alteración del circuito. Esto es lo que plantea el Teorema de la
Bisección para MC, lo que permite analizar solo una de las mitades del circuito simétrico, que está
en configuración emisor común con resistor de emisor. Para el modelo simplificado de la figura 26,
se cumple que:

VCC

gmVπ1
Rc1 Ib1
Vo1 rπ1
VCM
+

Vπ1 2RE
VCM
Rc1 Vo1
IEE/2

2RE

Figura 26. El AD para modo común.

ACM=Vo1/VCM=-gm1RC1/[1 + gm1(2RE)]
ACM ≈ -RC1/2RE << 1 pues RE >> RC

Para MC las dos salidas Vo1 y Vo2 están fuera de fase con relación a VCM. La resistencia de entrada
en MC es la de esta configuración, que viene dada para el modelo simplificado de pequeña señal
con RS = rb = 0 por:
RiCM = VCM/Ib = rπ1 + (1 + hfe)(2RE)
ACM = -hfeRC1/RiCM

Este comportamiento desigual del AD frente a señales de MD y de MC es ventajoso, pues cualquier

variación que aparezca por corrimiento térmico o por cambios paramétricos por envejecimiento,
aparecen como variación de modo común al ocurrir simultáneamente en ambas ramas del AD. Esto
no afecta la operación básica del AD en el modo diferencial. Por otro lado, cualquier diferencia que
exista entre las componentes de cada rama, aparece como una señal efectiva de MD pues introduce
asimetrías en el circuito.

20
En los circuitos integrados los capacitores de acoplamiento y de derivación de la electrónica
discreta, no son posibles de fabricar, sin embargo sus efectos se logran en el AD debido a su
perfecta simetría. Por un lado, en MD el voltaje en los dos emisores que están acoplados es tierra,
que es lo que se logra con la presencia de CE. De forma similar, en el AD operando en MC se
cumple que VO = VO1 - VO2 = 0 por lo que la señal aplicada al siguiente paso varía alrededor de
cero. Este efecto se logra en la electrónica discreta con Ca.

Relación de rechazo de MC (RRMC).

En el AD se necesita que ADM >> ACM para poder amplificar voltajes diferenciales pequeños en
presencia de fluctuaciones de voltaje de MC. Esto puede introducir errores si no se cumple la
condición anterior. La RRMC caracteriza la habilidad del AD de amplificar señales de MD y de
rechazar las de MC. Se define para el modelo simplificado como:

RRMC = ADM / ACM = 1 + gm1(2RE) ≈ gm1(2RE)

RRMCdB = 20 log RRMC

Para el caso de ser IEE un espejo de corriente se tiene que:

RRMC = 2(IEE/2VT)(VA/IEE) = VA/VT ()

RRMC = 4000 (72 dB) si VA = 100 y VT = 25 mV

Para obtener valores elevados de la RRMC (80 a 90 dB) se requiere de RE de valor alto de aquí la
necesidad de emplear fuente de corriente en la polarización del AD. Para una fuente de corriente
ideal con RE = ∞, la RRMC = ∞ , ACM = 0 y no aparecen señales de MC en la salida. En circuitos
discretos, el valor de RE no puede ser muy alto pues elevaría mucho el de VCC.
En la práctica, la señal de salida contiene dos componentes: una debida al MD y otra al MC.

Vo1 = ADMVDM + ACMVCM = ADM[VDM + VCM/RRMC]

Vo2 = -ADMVDM + ACMVCM = -ADM[VDM - VCM/RRMC]

Para que el AD tienda a ser ideal y solo amplifique la diferencia entre las dos señales de entrada, la
RRMC debe ser muy alta para disminuir la componente de MC a la salida.

EL AMPLIFICADOR DIFERENCIAL CON CARGA ACTIVA.

Para incrementar el valor de ADM en el AD se emplean en lugar de las cargas resistivas (RC1 y RC2)
las fuentes de corriente, lo que se conoce como carga activa. En este caso el efecto de la carga lo da
la resistencia interna de la fuente de corriente (Ro).
Para un AD con carga resistiva,

ADM = Vo/Vd = -gm1RC1 = -ICQ1RC/VT

Para incrementar ADM se debe aumentar la caída (ICQ1RC), lo que implica valores de VCC altos.
También esta gran caída en RC provoca limitación en el rango del voltaje de entrada de MC que
evita que los transistores Q1 y Q2 se saturen. Esto lo soluciona el empleo de la carga activa en el AD,
como se muestra en la figura 27.

21
 VCC

Q4 Q3

Vo

Q1 Q2

Io

Ro

-VEE
Figura 27. El AD con carga activa.

En este AD se utiliza la resistencia interna del espejo de corriente (Ro = ro3) como resistencia de
carga por lo que se incrementa ampliamente el valor de ADM siempre que el siguiente paso tenga una
Ri de valor elevado (Darlington). Típicamente se logran valores superiores a 50 dB, que puede
incrementarse con el empleo de la fuente de corriente polarizada a resistencia con mayor Ro. El
empleo de la carga activa permite incrementar el valor de RiDM si se reduce la corriente de
polarización (ICQ1 = ICQ2 = IEE/2). Esto no afecta la ganancia de voltaje de MD, lo que no es posible
lograr en el AD con carga resistiva.
Se debe destacar que en este AD con carga activa, a pesar de tener una sola salida desbalanceada,
debido a que los transistores Q2 y Q3 amplifican en contrafase (efecto push-pull), la señal de salida
se duplica con respecto a la que se obtiene en el AD con cargas resistivas y con salida por un solo
colector. Este efecto de amplificación en contrafase se puede analizar por medio del espejo de
corriente formado por Q3 y Q4, el cual provoca que la corriente que circula por Q1 aparezca en la
rama de la derecha reflejada por Q3. Por tanto, si se desprecian las corrientes de base, para el MD se
obtiene que por el nodo de salida de este AD sale la corriente iT dada por:

iT = gm2VDM + gm1VDM = gm2Vd

Como principal desventaja de este AD está que su respuesta de frecuencia es mala, pues la limitan
los transistores PNP laterales que tienen una fT baja.
Se demuestra por métodos circuitales lineales y con los modelos de pequeña señal no simplificados,
que:
ADM = Vo/Vd = -gm2(ro2llro3)
RiDM = 2rπ1
ACM = -gm2(ro2llro3)/[1 + gm2(2ro3)](1 + hfe3)
RRMC = [1 + gm2(2ro3)](1 + hfe3) (se incrementa por efecto de la carga activa)

Un AD de muy alta resistencia de entrada que emplea JFET canal P, es el mostrado en la figura 28.
Del análisis de este circuito, se obtienen resultados similares a los planteados anteriormente. Es de
destacar que la gm del JFET es mucho menor que la del bipolar para la misma corriente de
polarización por lo que tanto ADM como la RRMC son también menores.

22
 VCC ID1 = ID2 = IO/2
gm2 = (-2IDSS/VP)(1 - VGSQ/VP)
Q5 Q6 rd2 = (VAFET - VDSQ)/IDQ2
ro4 = (VABIP - VCEQ)/ICQ4
ADM = -gm2(rd2llro4) con RL = ∞
ACM = -gm2(rd2llro4)/[1 + gm2(2ro5)](1 + hfe4)
Q1 Q2
RRMC = [1 + gm2(2ro5)](1 + hfe4)
40µA

Q1 Q2

-VEE

Figura 28. El AD FET con cargas activas.

Etapa de ganancia emisor común con alta ganancia de voltaje.

El segundo paso amplificador de un AO debe tener una elevada ganancia de voltaje, por lo que
generalmente se emplea una configuración EC con carga activa. Como la AV de esta etapa depende
de hfe y de su resistencia de carga, se emplean pares Darlington ó CC-EC para incrementar la hfe
equivalente y lograr una resistencia de entrada elevada que no cargue al paso precedente. Por otro
lado, el empleo de la carga activa (fuente de corriente con Ro elevada) en lugar de RC, permite
obtener la alta ganancia de voltaje requerida. Para el caso de una cascada CC-EC mostrado en la
figura 29, se calcula el punto de operación y la ganancia de voltaje de cada etapa en forma
independiente, como se muestra a continuación:

VCC

Q3 Q4

Rs

Q1
IRef
+

Q2
Vs
RE1

-VEE
Figura 29. Etapa de alta ganancia de voltaje.

23
 ICQ4 = ICQ3 = ICQ2 = IREF si AE3 = AE4 y βFP >> 1
ICQ1 = VBE/RE1 si βN >> 1
AV21 = 1 - rπ1/Ri1
Ri1 = rπ1 + (1 + hfe)(RE1llrπ2)
AV22 = -gm2 (ro3llro2)

El empleo de los transistores PNP laterales en la carga activa introduce limitaciones a este circuito
por tener valores menores de capacidad de corriente, de hfe y de VA que los del NPN. Estas
limitaciones como carga activa puede sobreponerse empleando fuentes de corriente con
realimentación negativa para incrementar su Ro.

Desplazador de nivel.

En determinados circuitos integrados analógicos, por no ser posible incluir capacitores de

acoplamiento entre las etapas se hace necesario desplazar el voltaje de polarización de las etapas
cercanas a la salida para evitar que dejen de operar en la región activa. El desplazamiento de nivel se
requiere también para lograr que el voltaje de salida de CD en reposo sea cero. La Ri de esta etapa
debe ser alta para prevenir que cargue al paso precedente y reduzca su ganancia de voltaje. Además,
es deseable que su resistencia de salida sea baja para manejar en forma eficiente la etapa de salida.

La configuración colector común cumplimenta adecuadamente con todos estos requisitos. Si la

salida se toma de su emisor, el desplazamiento (VO - Vi) = -VBE que puede incrementarse si se
introduce un divisor resistivo en la rama del emisor, como se muestra en la figura 30.

VCC VCC VCC

Vi Vi Vi

R1 R1
Vo Vo Vo

R2 Io R2

Figura 30. Desplazadores de nivel.

La desventaja de este arreglo es que la señal sufre una atenuación de R2/(R1 + R2). Esta se elimina al
reemplazar a R2 por una fuente de corriente como se muestra en el segundo esquema, en el que se
logra un desplazamiento de voltaje de: (VO - Vi) = -(VBE + IOR1) sin atenuación de la señal. El
último esquema con diodo Zener introduce un desplazamiento de voltaje de (VO - Vi) = -(VBE + VZ)
en el cual la atenuación es despreciable si rZ << R2.

24
Etapa de salida.

La etapa de salida de un AO debe ser capaz de suministrar la corriente de carga externa y poseer una
resistencia de salida baja. Esta etapa debe también entregar un voltaje de salida grande, idealmente
con valores pico a pico de (VCC + VEE). Como tiene que manejar señales de gran amplitud, es la
etapa donde mas no linealidad aparece lo que introduce distorsión. Es muy importante garantizar la
estabilidad del punto de operación por tener una disipación de potencia elevada.
La configuración mas utilizada como etapa de salida es la seguidor emisor complementaria mostrada
en la figura 31, con ganancia de voltaje cercana a uno.

VCC V
o

VCC-VEC1sat Q1 Vo
Vi sat
Distorsión
ωt
Q1 corte m=1
IL -VBE2on V de cruce
i
VBE1on
m=1
Q6 RL Q2 corte

Vo -
Q2 sat VEE+VEC2sat
-VEE

Figura 31. Etapa de salida clase B.

Si la señal de entrada Vi se hace positiva, el transistor NPN (Q1) suministra corriente a RL mientras
que el transistor PNP (Q2) se mantiene cortado. Alternativamente, si Vi se hace negativo, Q1 se corta
y Q2 conduce extrayendo corriente de RL por lo que IL decrece. Para señales de entrada sinusoidales,
Q1 maneja a la carga durante los semiciclos positivos y Q2 durante los negativos. Este circuito
presenta la deficiencia de que el voltaje de salida se mantiene en cero hasta que VBE > Vγ = 0.5V.
Este fenómeno se conoce como distorsión de cruce y puede observarse de la característica
transferencial.
La distorsión de cruce puede ser virtualmente eliminada si se aplica entre las dos bases un voltaje de
polarización de 2Vγ para que por los transistores de salida circule en reposo una pequeña corriente
(Clase A-B). Para lograr esto normalmente se intercalan entre las dos bases a dos diodos en serie
polarizados en directa como muestra la figura 32.

Análisis estático:
Para VO = 0, IC1 = IC2
VBEA + VBEB = VBE1 + VEB2
VBE = VTln(IC/IS)
VTln(IO/ISA) + VTln(IO/ISB) = VTln(IC1/IS1) + VTln(IC1/IS2)
IC1 = IC2 = IO[(IS1IS2)/(ISAISB)]1/2

En la característica transferencial de este circuito se observa que se elimina la distorsión de cruce y

también se aprecia que para Vi = 0, Vo ≠ 0. Como Vi proviene de un desplazador de nivel, se logra
que Vo = 0 sin señal de entrada haciendo Vi ≈ -VBE2.

25
 VCC
V
Io
Q1 VCC-VEC1sat
m=1
DA Vi

RL
DB
Vo -
Q2
Vi
Q3

RE3

-VEE
Figura 32. Etapa de salida clase A-B.

Otra variante de etapa de salida que elimina la distorsión de cruce es la que sustituye a los dos
diodos por una fuente de voltaje conocida como multiplicador de VBE que se muestra en la figura
33. Para la señal se comporta como un cortocircuito, pues la realimentación negativa introducida por
R3 baja considerablemente su resistencia interna. Desde el punto de vista de polarización, el voltaje
de salida de esta fuente se diseña para aproximadamente 1.1 V. Si la corriente de base es mucho
menor que la que circula por R3 y por R4, se cumple que:
Figura 14.14

R1 VBB = (VBE/R4)(R3 + R4) = VBE(1 + R3/R4)

VBB´

R2

Figura 33. Multiplicador de VBE.

La mayoría de las etapas de salida de los AO tienen protección contra cortocircuitos accidentales,
como se muestra en la figura 34. Los transistores de protección Q5 y Q6 en operación normal están
cortados. Solo se activa uno de ellos, cuando a través del resistor R que el transistor muestrea,
circula una corriente que provoque una caída de 0.5 V. Cuando conducen los transistores de
protección, se le extrae corriente de las bases de los transistores de salida, limitando la corriente de
salida al valor máximo de (0.7V/R) ≈ 10 mA.

26
 VCC
AV3 ≈ -[gm3(RollRo3llRi2)/(1 + gm3RE3)

Io
Ri3 ≈ hie3 + (1 + hfe3)RE3
Q1
Análisis estático con Vo = 0 e IC1 = IC2:
Q5
R IL VBE4(1 + R3/R4) = VBE1 + VBE2
R3
Q4
R VT (1 + R3/R4) ln IC4/IS4 = VT ln
Q6
RL
IC12/IS1IS2
R4 Vo
(IC4/IS4)(1 + R3/R4) = IC12/IS1IS2
Q2
Vi IC1 = IC2 = [IS1IS2(IC4/IS4)(1 + R3/R4)]1/2
Q3

RE3

-VEE

Figura 34. Etapa de salida con protección contra cortocircuitos.

27