Location via proxy:   [ UP ]  
[Report a bug]   [Manage cookies]                
Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 78 vistas

    Laboratorio SOP y Mapas K

    Cargado por

    Vanessa Navarro
    Este documento presenta los resultados de un laboratorio sobre expresiones en forma de suma de productos (SOP) y mapas de Karnaugh. Se redujo una expresión SOP utilizando un mapa de Karnaugh y se diseñó un circuito lógico combinacional correspondiente. Se determinó experimentalmente la tabla de verdad del circuito y su tiempo de retardo, el cual fue de 16 nanosegundos.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    Laboratorio SOP y Mapas K

    Cargado por

    Vanessa Navarro
    78 vistas3 páginas
    Este documento presenta los resultados de un laboratorio sobre expresiones en forma de suma de productos (SOP) y mapas de Karnaugh. Se redujo una expresión SOP utilizando un mapa de Karnaugh y se diseñó un circuito lógico combinacional correspondiente. Se determinó experimentalmente la tabla de verdad del circuito y su tiempo de retardo, el cual fue de 16 nanosegundos.

    Título original

    Laboratorio SOP y Mapas K.docx

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta los resultados de un laboratorio sobre expresiones en forma de suma de productos (SOP) y mapas de Karnaugh. Se redujo una expresión SOP utilizando un mapa de Karnaugh y se diseñó un circuito lógico combinacional correspondiente. Se determinó experimentalmente la tabla de verdad del circuito y su tiempo de retardo, el cual fue de 16 nanosegundos.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    78 vistas3 páginas

    Laboratorio SOP y Mapas K

    Cargado por

    Vanessa Navarro
    Este documento presenta los resultados de un laboratorio sobre expresiones en forma de suma de productos (SOP) y mapas de Karnaugh. Se redujo una expresión SOP utilizando un mapa de Karnaugh y se diseñó un circuito lógico combinacional correspondiente. Se determinó experimentalmente la tabla de verdad del circuito y su tiempo de retardo, el cual fue de 16 nanosegundos.

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    Está en la página 1de 3

    Expresiones tipo SOP y Mapas de Karnaugh

    Lucía Vanessa Navarro Bautista, Julio César Romero Jaimes, Jeyson Andrés Sosa Barón.
    Facultad de Ingeniería de Telecomunicaciones, Universidad Santo Tomás
    Bucaramanga, Colombia
    lucia.navarro@ustabuca.edu.co, julio.romero@ustabuca.edu.co, jeyson.sosa@ustabuca.edu.co

    Resumen- Este documento presenta el resultado del


    laboratorio propuesto en clase de electrónica digital
    trabajando expresiones tipo SOP y mapas de Karnaugh en
    circuitos lógicos.

    Palabras Clave: compuertas AND OR NOT, digital,


    mapas de Karnaugh, tiempo de retardo, SOP.

    I. MARCO TEÓRICO
    A lo largo del tiempo el desarrollo de la tecnología Figura 2. Diseño de la expresión SOP en el mapa
    cada vez se ha visto más influenciado por los circuitos
    electrónicos, que han brindado mayores capacidades de
    desarrollo y eficiencia.
    Las compuertas lógicas son una de las herramientas
    más utilizadas en la electrónica digital debido a que estas
    están en la capacidad de realizar operaciones básicas
    (sumar, multiplicar, excluir, etc.) con estos
    procedimientos logra caracterizar y representar sus Figura 3. Grupos de la expresión SOP en el mapa
    entradas en una salida como algo afirmativo o negativo.
    Esto ha permitido la manipulación de información Por medio de la figura 3 podemos conocer el
    binaria a través de circuitos lógico o compuertas. resultado de la expresión SOP dada inicialmente:
    Las compuertas lógicas están basadas en algebra
    booleana que permite expresar efectos que ocurren en la 𝑌 = 𝐶𝐷 + 𝐵𝐷 + 𝐴𝐶̅ 𝐷
    ̅
    entrada de los circuitos digitales y manipular estas
    variables lógicas para determinar el método óptimo de Ahora bien, construimos el circuito lógico de acuerdo
    ejecución de una función que verá reflejado su resultado con el resultado de “y”, arrojado por el Mapa de
    operacional en la salida del circuito. Karnaugh. Para ello, utilizamos los siguientes
    elementos:
    II. ANÁLISIS
     74HC04 (NOT)
    Para la siguiente SOP:  74HC08 (AND)
     74HC32 (OR)
     Dip Switch
    𝑓(𝑎, 𝑏, 𝑐, 𝑑) = ∑ 𝑓(3, 5, 7, 8, 11, 12, 13, 15)  Resistencias
     Leds
    1- Reduzca por medio de Mapas de Karnaugh y  Jumpers
    represente sus respectivos circuitos.

    Figura 1. Diseño general del mapa


    Figura 4. Diseño del circuito lógico combinacional
    con compuertas estándar

    Experimentalmente:

    Figura 6. Tabla de la verdad circuito lógico

    3- Determine de manera experimental el tiempo


    de retardo/propagación
    Figura 5. Construcción del circuito lógico
    combinacional con compuertas estándar Utilizamos una señal de pulso en el osciloscopio para
    interpretar el tiempo de retraso/propagación de una
    manera más exacta. El resultado fue el siguiente:
    2- Determine la tabla de la verdad de manera
    experimental de la SOP.

    Figura 7. Tiempo de retardo en osciloscopio

    El tiempo de retardo es de 16n/s.

    CONCLUSIONES
    REFERENCIAS

    [1] LogicBus, COMPUERTAS LÓGICAS.


    Available:
    https://www.logicbus.com.mx/compuertas-
    logicas.php

    [2] Logicly, Enseñar puertas lógicas + circuitos


    digitales con eficacia - con Logicly. Available:
    https://logic.ly/

    [3] Logic circuit simplification (SOP and POS).


    Available: http://www.32x8.com/

    También podría gustarte