Reloj Digital Con Flip Flop JK Ing Bruss Roman Huerta

UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
Reloj Digital
ALUMNO:
MAYORGA HILARIO IVAN Fernando 1713220193
Docente
Ing. Utrilla Salazar, Darío
Perú-Callao
2019
II. MARCO TEORICO:

Un reloj digital es un tipo de reloj que basa su funcionamiento en la electrónica digital para marcar el
tiempo.
La invención, en 1956, del reloj digital supuso una gran revolución en el campo de la relojería porque se
consiguió fabricar relojes mucho más baratos y precisos que los de funcionamiento mecánico.
Para representar la hora, muchos relojes digitales usan los siete segmentos LED, VFD o LCD, para formar
cada uno de los números. Estos relojes también incluyen otros elementos, para indicar si la hora es por
la mañana AM o por la tarde PM, así como si está activada la alarma y a qué hora está programada.
Los relojes digitales son muy pequeños, útiles y baratos. Por estas razones se han incorporado a la
mayoría de equipos electrónicos. Muchos relojes digitales se utilizan como despertadores donde llevan
incorporado una radio.
La ruptura principal con el reloj mecánico es que se eliminaron todos los mecanismos que había en el
interior de la caja de los relojes y fueron sustituidos por unos circuitos electrónicos alimentados por una
pequeña batería y que facilitaba la lectura directa del tiempo.
Debido a lo barato que son los relojes digitales ya se han impuesto en muchas aplicaciones, y así la
mayoría de despertadores son ya digitales, los relojes que hay en electrodomésticos, ordenadores,
teléfonos celulares, automóviles, etc. Asimismo, muchos de los relojes de pulsera que se utilizan son
digitales si bien en el campo de los relojes de pulsera se han impuesto los relojes electrónicos analógicos
de cuarzo.
El reloj digital fue inventado en 1956 por el ingeniero búlgaro Petar Ptrov, y se hizo popular cuando los
microchips y LED´s empezaron a ser baratos. Hacia 1970 los relojes digitales eran de funcionamiento
mecánico con un pequeño motor de AC que se usaba como parte del mecanismo para cambiar la hora.
Hamilton presentó en 1972 el Pulsar, primer reloj digital con pantalla LCD del mercado.
2
Flip-Flop J-K
El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de
entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J
y K. Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso
de sincronismo.
𝑄𝑛 𝑄𝑛+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
𝑃̅ 𝐶̅ J K CLK 𝑄𝑛+1 ̅̅̅̅̅̅̅

𝑄𝑛+1
0 0 X X X 1 1
0 1 X X X 1 0
1 0 X X X 0 1
1 1 0 0 ↓ 𝑄𝑛 ̅̅̅̅
𝑄𝑛
1 1 0 1 ↓ 0 1
1 1 1 0 ↓ 1 0
1 1 1 1 ↓ ̅̅̅̅
𝑄𝑛 𝑄𝑛
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high (alto),
entonces en la siguiente subida de clock la salida cambiará de estado. Puede realizar las funciones del
flip-flop set/reset y tiene la ventaja de que no hay estados ambiguos. Puede actuar también como un
flip-flop T para conseguir la acción de permutación en la salida, si se conectan entre sí las entradas J y K.
Esta aplicación de permutar el estado, encuentra un uso extensivo en los contadores binarios.
3
Elementos; conceptos previos:
 Contador 74LS90:
El 74LS90 son contadores de onda cuadrada de 4 bit en la entrada de
módulo 10, modulo 12 y módulo 16, respectivamente. Cada dispositivo
consta de cuatro flip-flop maestro/ esclavo que son conectados
internamente para proporcionar una sección de división por dos (LS90)
Cada sección tiene una entrada de reloj.
 Decodificador 74ls47:
El decodificador integrado 74LS47 es un circuito lógico que convierte el
código binario de entrada en formato BCD a niveles que permiten activar
un Display de 7 segmentos en donde la posición de cada barra forma el
numero decodificado.
 Compuertas Lógicas: 74LS08:

Son compuertas lógicas de tecnología TTL de bajo consumo. La 74LS08
posee 4 compuertas AND de dos entradas y 1 salida.
 Display de 7 segmentos:
El visualidor de siete segmentos (llamado tambien display) es una forma
de representar numeros en equipos electronicos. Esta compuesto de siete
segmentos que se pueden encender o apagar individualmente.
 Generador de pulsos:
El LM555/NE555 es un contador altamente estable capaz de producir pulsos de
temporización precisas. Con operación monoestable, el tiempo de retardo se
controla por uno resistencia externa y un condensador.
 Los dispositivos anteriormente son los elementos principales e indispensables (que no pueden
faltar) para la elaboración del proyecto (reloj digital). A continuación, se presentará de forma
gráfica los dispositivos ^secundarios^ del circuito.
4
III. PASOS:
Proyecto:
Diseñar un reloj digital que muestre las horas de 0 a 23, 0 a 59 minutos, 0 a 59 segundos, utilizando flip
flop JK en modo asíncrono y circuitería auxiliar, debe tener señal de Inicio, Reset así mismo debe tener el
control del encendido y apagado de lámparas de 7:00pm hasta 11:45pm. Debe encender un televisor de
9:00pm y apagarla alas 10:00pm.
Empezaremos diseñando el temporizador con un 555 configurado de modo astable:
Formulas obtenidas por el datashett:
𝑇 = 𝑡1 + 𝑡2
𝑡1 = 0.693 ∗ (𝑅4 + 𝑅5) ∗ 𝐶1
𝑡2 = 0.693 ∗ 𝑅5 ∗ 𝐶1
El t1 es el tiempo que permanece en el estado de nivel alto (5 volt), el t2 es el tiempo que permanecerá
en el estado de nivel bajo (0 volt).
𝑡1 = 0.693 ∗ (1𝑘 + 15.3𝑘) ∗ 47𝑢𝐹 = 0.53𝑠

𝑡2 = 0.693 ∗ (15.3𝑘) ∗ 47𝑢𝐹 = 0.48𝑠
𝑇 = 0.53𝑠 + 0.48𝑠 ≅ 1𝑠
5
AHORA DISEÑAREMOS EL SEGUNDERO:
La condición es:
 Debe contar de 0 hasta 59.
Para diseñar nuestro contador tuvimos que tener en cuenta la tabla del comportamiento del flip flop J-K.
Tenemos que poner en estado

alto al PRESET, CLEAR, J y K.
Tabla de verdad de una compuerta NAND:
6
Usamos 4 flip flop J-K para el contador de la unidad que debe ser de 0 hasta 9, al usar 4 flip flop
obtendremos una cuenta binaria de 0 hasta 15, pero nosotros solo queremos que nos cuente hasta 9, lo
que hicimos fue colocar una compuerta NAND en el estado 10, la salida del NAND la manamos al CLEAR
del J-K para que resetee, y la cuenta empieza de nuevo.
La entrada del CLK del FLIP FLOP J-K, viene del NAND de la unidad, al usar 3 flip flop obtendremos una
cuenta binaria de 0 hasta 7, lo que hicimos fue colocar una compuerta NAND en el estado 6, y la salida
de esta compuerta la mandamos al CLEAR, para que la cuenta empiece de nuevo.
Decodificador y Display segundero:
DECENA UNIDAD
7
AHORA DISEÑAREMOS EL MINUTERO
La condición es:
Utilizaremos la misma lógica que el contador para el segundero.
En este caso la entrada de CLK del flip flop de menor peso, viene de la salida del NAND del contador de
la decena del SEGUNDERO.
Usamos 4 flip flop J-K para el contador de la unidad que debe ser de 0 hasta 9, al usar 4 flip flop
obtendremos una cuenta binaria de 0 hasta 15, pero nosotros solo queremos que nos cuente hasta 9, lo
que hicimos fue colocar una compuerta NAND en el estado 10, la salida del NAND la manamos al CLEAR
del J-K para que resetee, y la cuenta empieza de nuevo.
La entrada del CLK del FLIP FLOP J-K, viene del NAND de la unidad, al usar 3 flip flop obtendremos una
cuenta binaria de 0 hasta 7, lo que hicimos fue colocar una compuerta NAND en el estado 6, y la salida
de esta compuerta la mandamos al CLEAR, para que la cuenta empiece de nuevo.
Decodificador y Display minutero:
DECENA UNIDAD
8
AHORA DISEÑAREMOS EL CONTADOR DE HORAS:
La condición es:
En este caso la entrada de CLK del flip flop de menor peso, viene de la salida del NAND del contador de
la decena del MINUTERO.
En total usaremos 6 flip flop J-K, 4 flip flop para la unidad y 2 para la decena, para resetear el contador
en el número 23, lo que hemos hecho fue usar 2compuertas NAND y 1 compuerta AND, la primera
compuerta nand tiene las entradas del estado 10 del contador de unidades, la segunda compuerta nand
tiene la entrada del estado 2 de la decena y el estado 4 de la unidad y las entradas de la compuerta and
son las salidas de las dos compuertas nand.
TABLA DE VERDAD DE UN NAND TABLA DE VERDAD DE UNA AND
9
MODIFICACION DE LA HORA:
Usamos una compuerta X-NOR, trabajamos observando su tabla de verdad.
Una entrada del X-NOR es un estado “1” la otra

entrada es la unión de los clear de la decena del
minutero. La salida del X-NOR va a la entrada del CLK
del flip flop de menor peso de la unidad de la hora.
La hora se modifica presionando el botón, al
presionar el botón le mandamos un “0” lógico,
entonces a la salía obtenemos un “0” lógico, como
sabemos el flip flop J-K cambia de estado en flanco
de bajada.
TABLA DE VERDAD DE UN X-NOR
IX. RESULTADOS
 Se logró Identificar todas nuestras compuertas lógicas utilizando el conveniente.
 Se logró diseñar el sistema de simulación de proteos.
X. CONCLUSIONES
 En el presente proceso productivo es de vital importancia la consideración de la automatización
de un reloj digital, debido a que de estos dependen de la programación lógica que se le dio en
el momento de trabajar con las ordenanzas de las compuertas lógicas. Generando de esta
manera, mayor flexibilidad en la automatización en el trabajo del hombre.
 La implementación fue en un sistema de simulación PROTEUS permite la manipulación,
monitoreo del proceso RELOJ DIGITAL.
10
XI. ANEXOS:
Diagrama de tiempo de 0 a 9 , en minutero y segundero.
XI. BIBLIOGRAFÍA
http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/jkflipflop.html#c2
https://es.slideshare.net/MiguelSanchez14/reloj-digital-ttl-24-horas
https://es.wikipedia.org/wiki/Reloj_digital
11

Reloj Digital Con Flip Flop JK Ing Bruss Roman Huerta

Cargado por

Copyright:

Formatos disponibles

Reloj Digital Con Flip Flop JK Ing Bruss Roman Huerta

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Reloj Digital Con Flip Flop JK Ing Bruss Roman Huerta

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

II. MARCO TEORICO:

𝑃̅ 𝐶̅ J K CLK 𝑄𝑛+1 ̅̅̅̅̅̅̅

 Compuertas Lógicas: 74LS08:

Empezaremos diseñando el temporizador con un 555 configurado de modo astable:

Formulas obtenidas por el datashett:

𝑡1 = 0.693 ∗ (1𝑘 + 15.3𝑘) ∗ 47𝑢𝐹 = 0.53𝑠

 Debe contar de 0 hasta 59.

Tenemos que poner en estado

Tabla de verdad de una compuerta NAND:

Decodificador y Display segundero:

 Debe contar de 0 hasta 59.

Utilizaremos la misma lógica que el contador para el segundero.

Decodificador y Display minutero:

 Debe contar de 0 hasta 23.

TABLA DE VERDAD DE UN NAND TABLA DE VERDAD DE UNA AND

Usamos una compuerta X-NOR, trabajamos observando su tabla de verdad.

Una entrada del X-NOR es un estado “1” la otra

TABLA DE VERDAD DE UN X-NOR

Diagrama de tiempo de 0 a 9 , en minutero y segundero.

También podría gustarte