Phase Locked-Loop (PLL): Fundamento y aplicaciones

R. Pindado

Universitat Politècnica de Catalunya

Departament d’Enginyeria Electrònica
E.U.E.T.I.T. c/Colón,1 08222 Terrassa.
E-mail: pindado@eel.upc.es
Resumen: La presente ponencia introduce la terminología de los circuitos de bucle de enganche de fase
(Phase Locked-Loop: PLL) analógico. Presenta el cálculo de los márgenes de frecuencia entre los que se
produce la sintonía de un PLL y examina el comportamiento del mismo dentro y fuera de sintonía. El
trabajo finaliza con una exposición de algunas de las principales aplicaciones de los circuitos PLL.
.

1. Introducción v d = K m ViM VoM sen (ωi t + θi ) sen(ωo t + θo ) =

El circuito PLL es un sistema realimentado cuyo objetivo = K d [cos(ωo t - ωi t + θo - θi ) - cos(ωo t + ωi t + θo + θi )]

principal consiste en la generación de una señal de salida (1)
con amplitud fija y frecuencia coincidente con la de con,
entrada, dentro de un margen determinado.
K d = K m ViM VoM ωi = 2πf i ωo = 2π f o (1a)
Comprende tres etapas fundamentales, véase figura 1: 2
● Comparador de fase (CF). Suministra una salida que siendo Kd la ganancia de conversión del CF (Phase
depende del valor absoluto del desfase entre las
señales de salida y de entrada. En algunos casos, esta comparator-conversion gain).
etapa está constituida por un multiplicador.
La señal de salida comprende dos componentes con
● Filtro pasa-bajo (PL). Destinado a la transmisión de la pulsaciones ωo-ωi y ωo+ωi. Cuando el PLL está fuera de
componente de baja frecuencia de la salida de la etapa
sintonía (ωo≠ωi y |ωo-ωi|τ>>1) ambas se sitúan en la banda
anterior. atenuada del filtro, la tensión de salida de éste es
● Oscilador controlado por tensión (VCO). Genera la prácticamente nula y la pulsación de la señal de salida se fija
tensión de salida, con frecuencia dependiente de la en ωco. Por el contrario, si el PLL está sintonizado (ω o=ωi)
tensión de salida del filtro PL. una de las dos componentes anteriores es continua, es
vi v también el valor medio de tensión de salida del filtro (V fm) y,
vd vf
o
a través del VCO modifica la frecuencia de la señal de
CF PL VCO
ViM sen(ωi t+θi ) VoM sen(ωot+θo) salida2. Como Vfm depende del desfase θo-θi, la
realimentación impone que, en régimen permanente las
señales de salida y entrada tengan un desfase dependiente de
la desviación de frecuencia ωo-ωco.
Fig.1. Diagrama de bloques de un circuito PLL
2. Márgenes de captura y de enganche
Cuando el PLL está fuera de sintonía, a frecuencia de señal
de entrada muy alta o bien muy baja, la tensión de salida
2.1.Margen de enganche.
adopta la pulsación central (ωco)1. Existe una banda de
frecuencias (∆ωL margen de enganche, lock range) entre las Partiendo del supuesto de que el bucle está sintonizado la
que el PLL está en sintonía, caracterizada por ωi=ω0, y otra salida del multiplicador es
entre las que el circuito es capaz de sintonizar (∆ω C margen
de captura, capture range). El margen de captura es siempre vd = K d [cos(θo - θi ) - cos(2ωo t + θo + θi )] (2)
inferior al de enganche y ambos están centrados respecto a la
pulsación central [1], ver figura 2.
Tensión que comprende dos componentes: una continua y
otra con frecuencia doble a la de entrada. Admitiendo que
esta última resulte suficientemente atenuada por el filtro,
la tensión de salida y la pulsación de oscilación del VCO
son, respectivamente:

Fig.2. Márgenes de captura y de enganche vd ≈ K d cos(θe ) (3a)

(3b)
En todo el estudio se admitirá que CF es un ωo ≈ ωco + K v cos(θe )
multiplicador; entonces su tensión de salida es,

1 2 El VCO verifica la relación ωo= ωco +K0vf siendo K0 su ganancia de

fco: Frecuencia natural o de libre oscilación (Free-running frequency)
conversión (VCO conversión gain)

60
en las que θe = θo - θi es el desfase entre las señales de 1 4τ 2 K 2v +1 −1 Kv (10)
ωi = ωco ± ≈ ωco ±
entrada y de salida y K v (igual a K0 K d [2]) es la τ 2 τ
ganancia de lazo (loop gain). Mientras el bucle esté
sintonizado, la pulsación de salida sólo puede variar entre
los siguientes límites Una nueva iteración produce los resultados (11) y (12)
que confirman la solución.
ωLS ≈ ωco + K v ωLI ≈ ωco − K v (4)
Kd (11)
vf =
o lo que es análogo, el PLL permanece sincronizado 2
4τ K
2
+1 +1
v
dentro del margen siguiente: 2
Kv Kv (12)
∆ωL = ωLS - ωLI = 2K v ∆f L = ∆ωL (5) ωi = ωco ± ≈ ωco ±
2π 2 2 τ
4τ K v +1 +1
2
denominado margen de enganche (lock range).
Por tanto, las pulsaciones límite de captura son
2.2.Margen de captura.

Como el proceso de captura sucede en un régimen Kv Kv (13)

ωCS = ωco + ωCI = ωco −
transitorio, la determinación de los límites entre los que τ τ
se produce es tediosa, aunque puede recurrirse a procesos
iterativos e introducir hipótesis simplificadoras. La captura o sintonía del PLL se realiza dentro del
margen siguiente:
La captura implica que la componente de frecuencia f o-fi
de salida del multiplicador, ver ecuaciones 1, se sitúe en Kv (14)
∆ωC = ωCS − ωCI = 2 ∆f C = ∆ωC
la banda pasante del filtro; por ello, su tensión de salida
se puede aproximar según las fórmulas 6. Por otra parte, τ 2π
el PLL sintoniza a una frecuencia relativamente próxima
a su valor natural. denominado margen de captura (capture range).

≈ (6) Cuando el PLL está sintonizado, la ecuación (6) degenera

vf Kd cos (ωo t - ωi t + θe - Φf )
en la (15a), deduciéndose (15b). La variación de la
1+ (ω o - ω 2
) τ
2
tensión de salida del filtro y de la desviación de pulsación
i
con el desfase existente entre las señales de salida y
con: entrada se representa en la figura 2.
(6a)
Φf = arc tg (ωo - ωi )τ (15a)
vf ≈ K d cos (θe )
Supóngase que se parte de una pulsación de entrada muy (15b)
ωo = ωco + K 0 v f = ωco + K v cos (θe )
alejada de la natural ( | ωi - ωco | τ « 1) de manera que el
PLL esté fuera de sintonía ( ω o ≠ ω co ) y que se varía
progresivamente ωi acercándose hacia ωco. En el
momento de la captura, en primera aproximación y como
máximo, el valor de tensión del filtro es:
= K (7)
vf d
2 2
1+ (ωo - ω i ) τ
Por tanto, la pulsación de la tensión de salida pasa a ser,

(8)
ωo = ωco + Kv

1+ (ω o - ω i 2 2
) τ
o bien,
Kv
(9) Fig.2. Tensión de salida del filtro y desviación de pulsación en
ωi − ωco =
1 + (ω -ωi función del desfase cuando el PLL está en sintonía.
co )2τ2

Dicha característica de transferencia presenta una doble

Haciendo uso de la aproximación 2τK v « 1se determinan utilidad. Por una parte, determina el valor de la tensión de
las soluciones (10). salida del filtro en función del desfase entre las señales de

61
entrada ya salida del PLL, ver figura 3 superior. Por otra comparador de fase es continua y, por tanto, se encuentra
parte, define el desfase entre ambas señales en función de dentro de la banda pasante del filtro. La componente AF,
la desviación de frecuencia cuando el PLL está de frecuencia doble al valor de la entrada (también a la de
sintonizado, véase figura 3 inferior. salida) se sitúa en la banda atenuada. En consecuencia, la
tensión de salida del filtro es prácticamente continua, con
ω -ω v
o co f valor dependiente del desfase θe.
Kv Kd
De acuerdo con las figuras 3, el valor absoluto del desfase
θe es {inferior, igual, superior} a 90 grados según que la
desviación de frecuencia de la señal de salida con
respecto a la de libre oscilación sea {positiva, nula,
negativa}. Por otra parte, el valor medio de tensión de
0 salida del filtro será {positivo, nulo, negativo}, si el valor
0 o- i
absoluto del desfase θe es {inferior, igual, superior} a 90
grados.

Se consideran tres casos, correspondientes a sendos

valores de frecuencia de la señal de entrada incluidos en
-Kv -Kd
el margen de captura. Las figuras 4 muestran algunas
formas de onda obtenidas como resultados de simulación 3
ω -ω v
durante los regímenes transitorio y permanente, a partir
o co f
de condiciones iniciales nulas.
K K
v d
La tabla 2 registra los valores del desfase entre las señales
de entrada y de salida ( θe) así como el valor medio de la
tensión de salida del filtro (Vfm) en los tres casos
considerados, coincidentes con los obtenidos en la
anterior figura 3.
0 0 o- i
fi (kHz) θe (º) Vfm (mV)
1 90 0
0,95 105,5 -25
1,05 75,5 25
Tabla 2. Resultados del PLL en sintonía
-Kv -Kd

3.2. El PLL fuera de sintonía.

Fig.3. Doble interpretación de la característica de transferencia.
Superior: Tensión de salida del filtro en función del desfase.
Inferior: Desfase en función de la desviación de frecuencia.
Cuando el PLL está desintonizado, las dos componente
AF y BF de salida del comparador de fase se sitúan en la
banda atenuada del filtro, por lo que el valor medio de su
3. Sintonía y desintonía del PLL
tensión de salida es nulo. Como consecuencia, la
Para todos los resultados presentados en este apartado, se frecuencia de la señal de salida se ajusta a la de libre
oscilación y, por tanto, la frecuencia de salida es
utiliza un PLL con los datos expuestos en la tabla 1.
independiente de la de entrada.
Amplitud de señales entrada y salida: ViM=VoM=5(V) Tal proceso puede verse en las figuras 5, que muestran
Constante de tiempo del filtro τ=10(ms). resultados análogos a los del punto 2.1, correspondiendo a
Frecuencia de libre oscilación: fCO=1000(Hz) dos casos de frecuencia de la señal de entrada (500 y
Frecuencias límite de captura: fCS=1056(Hz) fCI=944(Hz) 1500Hz) exterior al margen de captura.
Frecuencias límite de enganche: fLS=1200(Hz) fLI=800(Hz)
4. Algunas consideraciones
Tabla 1. Datos utilizados para el PLL
El filtro pasa-bajo juega un doble papel en las prestaciones
Para la mejor comprensión de los resultados presentados,
del PLL. Por una parte, atenúa las componentes de alta
conviene recordar que el espectro en frecuencia de la
frecuencia en la salida del comparador de fase; por otra,
tensión de salida del CF comprende dos componentes
provee de una cierta memoria al circuito que asegura el
cuyas frecuencias corresponden a ωo-ωi y ωo+ωi, según se
volver a capturar de la señal si el sistema sale de sintonía a
expuso en (1). Componentes que, en adelante, serán
causa de un ruido transitorio, por ejemplo. Constituye, sin
abreviadas mediante BF y AF, respectivamente.
duda, uno de los principales problemas del diseño [2].
3.1. El PLL sintonizado.

Como se explicó en el apartado 1 de introducción, si el

PLL está en sintonía, la componente BF de salida del 3 Simulación realizada con TUTSIM v.6.0.

62
 fi=1000 (Hz)
v v v v v
i o i vf i o vf
(V) vo (mV)
6 60 (V) (mV)
6 60
4 40 vo vi
4 40

2 20 2 20

vf vf
0 0 0 0
vf vf
-2 -20 -2 -20

-4 -40 -4 -40

-6 -60 -6 -60

0 5 10 15 20 25 30 98 98,5 99 99,5 100

t t
(ms) (ms)

fi=950 (Hz)

v v v v v v
i o vi f i o f
(V) v (mV) (V) (mV)
o
6 60 6 60
vo vi
4 40 4 40

2 20 2 20

0 0 0 0

-2 -2 -20
vf vf vf
-20
-4 -40 -4 -40

-6 -60 -6 -60

0 5 10 15 20 25 30 98 98,5 99 99,5 100

t t
(ms) (ms)

fi=1050 (Hz)

v v v v v
i o i vf i o vf
(V) vo (mV)
6 60 (V) (mV)
6 v 60
4 40 o vi

4 40
2 vf vf 20 v f

2 20
0 0 0 0

-2 -20 -2 -20

-4 -40 -4 -40

-6 -60 -6 -60

0 5 10 15 20 25 30 98 98,5 99 99,5 100

t t
(ms) (ms)

Fig.4. PLL en sintonía. Tensiones de salida del filtro (vf), de entrada (vi) y salida (vo) del PLL en regímenes
transitorio (izquierda) y permanente (derecha).

63
 fi=500 (Hz)
v v v v v v
i o i vf i o f
(V) vo (mV) (V) (mV)
6 30 6 30
vi
vo
4 20 4 20
2 10 2 10

vf vf
0 0 0 0

vf
-2 -10 -2 -10
-4 -20 -4 -20

-6 -30 -6 -30

0 5 10 15 97 98 99 100
t t
(ms) (ms)

fi=1500 (Hz)

v v v v vf
i o vi vf i o
(V) (mV) (V)
vo (mV)
6 30 6 v 30
i
vo
4 20 4 20
2 10 2 10

vf
vf
0 0 0 0
-2 -10 -2 -10

-4 -20 -4 -20

-6 -30 -6 -30

0 5 10 15 97 98 99 100
t t
(ms) (ms)

Fig.5. PLL fuera de sintonía. Tensiones de salida del filtro (v f), de entrada (vi) y salida (vo) del PLL en regímenes
transitorio (izquierda) y permanente (derecha).
v
5. Algunas aplicaciones del PLL. i v
o
(V)
6 v
A modo de ejemplo, se presentan algunas de las múltiples i vo

aplicaciones de los circuitos de enganche de fase. 4

2
Aplicación 1. Una de las aplicaciones principales del PLL
es la detección y separación de componentes del espectro 0

de la señal de entrada contenidos en el margen de captura.

-2
Por ejemplo, la tensión de entrada en el caso de la figura
6 es cuadrada con 5(V) de amplitud y frecuencia de -4

140(Hz) y su séptimo armónico (980Hz y 910mV) cae

dentro del margen de captura controlando la frecuencia de -6
80 85 90 95 100
la señal de salida. t
(ms)

Fig.6. Sintonía del PLL con el séptimo armónico de una señal

En los casos que el PLL no suministre tensión de salida de entrada cuadrada de 140 (Hz).
sinusoidal, triangular o cuadrada por ejemplo, el circuito
puede entrar en sintonía de una forma intempestiva o Aplicación 2. Constituye una aplicación interesante del
nodeseada. Este efecto se produce para frecuencias de PLL el filtrado o reconstrucción de señales con altos
entrada elevadas, al coincidir con algún armónico de la niveles de ruido. Por ejemplo, en la figura 7 muestra la
señal de salida. respuesta del circuito ante una señal de entrada de 1040
(Hz) altamente contaminada; puesto que la componente

64
fundamental es la única situada dentro del margen de 6. Conclusiones
captura, se produce una sintonía a su frecuencia.
Se ha explicado el funcionamiento del circuito analógico
vi
v
o en bucle de enganche de fase, obviando el alto grado
(V)
8
matemático que entraña [1-2].
6 v
i vo
Se han presentado numerosos resultados de simulación,
4 en condiciones de sintonía y desintonía, que avalan el
2
conjunto de programas desarrollado en Tutsim.
0
Finalmente, se ha expuesto una perspectiva del amplio
-2
conjunto de aplicaciones derivadas del empleo de los
-4 circuitos PLL.
-6
Referencias
-8 100 t
[1] Connelly J.A. Macromodeling with Spice. Prentice-Hall
96 97 98 99 International. 1992.
(ms)

Fig.7. El PLL ante una señal de entrada sinusoidal contaminada [2] Pindado R. Electrónica analógica integrada.
de 1040 (Hz). Introducción al diseño mediante problemas. Marcombo.
1997.
Aplicación 3. El fundamento de los sintetizadores de [3] http://www.web-ee.com/primers/primer_bottom.htm.
frecuencia reside en la realimentación del circuito de un PLL Artículos sobre PLL para receptores y transmisores de
mediante un divisor de frecuencia (relación N), véase la HF.
figura 8. Con ello se consigue la sintonía cumpliendo la [4] http://www.radiolab.com.au Applied Radio Lbas.
relación ϖ o = N ϖi . Software gratuito de diseño y simulación.
CF [5] www.osicom.com/notes/ddstutor.html
vi vd vf vo
PL VCO [6] www.geocities.com/CapeCanaveral/5611/dds.html
ViM sen(ωi t+θi ) VoM sen(ωot+θo )
[7] www.ti.com/sc/docs/apps/logic/. Texas Instruments. Ver
Divisor de
digital_phase_locked_loops_plls_.html. Circuitos y notas
frecuencia por N de aplicación.
[8] www.chipcenter.com/onlinetools/ ChipCenter Questlik.
Fig.8. Diagrama en bloques de un sintetizador de frecuencia Notas de aplicación interactivas.
[9] www.a-ten.com/alz/ecd.htm. Atlantis Enterprises. Amplia
Aplicación 4. El PLL ofrece un amplio espectro de referencia bibliográfica.
aplicaciones en los campos de la desmodulación FM y la
[10] http://www.analog.com/siteMap.html. Página de Analog
multiplicación, división y síntesis de frecuencia. Una
Devices. Visitar PLL Frequency Synthesizers.
aplicación típica es la modulación FSK (Frequency Shift
Keying) para la transmisión de datos mediante una [11] www.onsemi.com/pub/Collateral/MC14046B-D.PDF On
portadora que es desplazada entre dos frecuencias Semiconductor Hoja Técnica del circuito PLL MC 4046B.
preseleccionadas. El desplazamiento se consigue
controlando el VCO mediante la señal binaria de datos a
transmitir.

65