Karq2 U2 A3 Negb
Karq2 U2 A3 Negb
Karq2 U2 A3 Negb
Unidad 2 / Actividad 3
ES1822026201
Asignatura
Arquitectura de Computadoras II
Grupo: TM-KADR-2102-B1-001
Área de conocimiento
CDMX 07/08/20021
Unidad 2: Multiprocesamiento
Contenido
Introducción .................................................................................................................................................. 2
Mapa Conceptual “Procesamiento Paralelo”................................................................................................ 3
Diagrama la Taxonomía de Flynn .................................................................................................................. 4
Taxonomía de Flynn ...................................................................................................................................... 5
Referencias .................................................................................................................................................... 7
Introducción
Paralización por bit, siendo a nivel más bajo, realizada en las cadenas de bits, las
instrucciones se forman por palabras, etas cadenas de bits trasportan la información, teniendo
palabras más largas otorga más contenido a la instrucción, por ende, realiza más trabajo de
una sola vez, hoy en día los procesadores trabajan con palabras de 64 bits.
Paralización por instrucción combina instrucciones en grupo para su procesamiento
paralelamente en distintas etapas o pipeline, este término es refiere la capacidad del
procesador de trabajo con barias instrucciones, simultaneas cada instrucción está localizada
en una etapa distinta, dichas etapas basadas en arquitectura RISC (pedir instrucción ->
decodificar -> ejecutar -> acceso a memoria -> escritura).
Paralelismo de datos: se divide la entrada de datos de un programa, en el traslado a nivel
procesador consiste en la asignación de un subconjunto de datos a cada procesador o núcleo
con ello se ejecuta la misma secuencia de operaciones.
Paralelismo de tareas: el programa entrega tareas al procesador que son distintas unas de
otras para realizar en paralelo siendo lo contrario del paralelismo por instrucción.
(Castillo, 2020)
Taxonomía de Flynn
La taxonomía de Flynn se expuso en 1996, por Michael J. Flynn donde explica el análisis del flujo
de las instrucciones y la multiplicidad del flujo de instrucciones y el conjunto de datos presentes,
en el diagrama anterior podemos ver las clases de la clasificación de Flynn, en el cual
encontramos como primera clasificación la denominada Single Instruction-Single Data (SISD), la
cual cuenta como única inclusión o único dato, la cual representa a los uni-proesadores o mono
procesadores donde vemos la ejecución secuencial donde se tiene un único programa o un
conjunto de instrucciones que procesando de un dato a la vez, continuamos con Single
Instruction-Multiple Data (SIMD), por única instrucción múltiple datos, podemos preciar un mismo
flujo de instrucciones aplicando a múltiples conjuntos de datos distintos (computadoras
vectoriales), después tenemos a Multiple Instrution-Single Data (MISD), múltiple instrucción sobre
un único dato siendo una clase teórica por que no tiene ninguna aplicación real, siendo un
esquema particular sin ninguna implementación, como punto final tenemos a Multiple Instruction-
Multiple Data (MIMD), por múltiple instrucción múltiple datos, presente en la mayoría de los multi-
procesadors o en los multi-computadoras, en esta clasificación encontramos una gran cantidad
de conjunto de instrucciones aplicadas sobre distintos conjunto de datos siendo el mas general
de las clasificaciones, cada uno de los procesadores que intervienen ejecuta su propia secuencia
de instrucciones, podemos decir que cada procesador tiene un propio programa que procesar y
cada procesador a su vez trabajara sobre alguna parte distinta del problema, cuando se requiere
mandar información o trasladarla de un procesador a otro o un proceso y otro internamente se
tiene que establecer comunicaciones para poder enviar y recibir los datos por lo que posiblemente
se tengan esperas para el acceso a la información.
Como dato los sistemas MIMD puede ser:
1. Bajo acoplamiento
a. Cada procesador poseerá un conjunto de dispositivos de entrada-salida (I/O) y
también tendrá su propia memoria local donde se accederá mayormente por que
es la memoria más rápida que tendrá, si se tuviera que acceder a la memoria
remota se intervendrá la comunicación en medio por lo que se ralentizará las
(Rivares, 2000), (Peña, 2014), (Iparraguirre, 2016), (http://itpn.mx/, s.f.), (Bos, 1994), (Tosini,
2015), (Valencia, s.f.)
Referencias
Bos, M. L. (1994). Recuperado el 08 de 08 de 2021, de
https://www.polibits.gelbukh.com/1994_12/Una%20arquitectura%20para%20procesamiento%2
0paralelo.pdf