INSTITUTO POLITÉCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y

ELÉCTRICA UNIDAD ZACATENCO

Ingeniería Eléctrica
Academia de Electrónica
Materia: Laboratorio de Electrónica III
Práctica No. 2: Características de las compuertas 74LSXX y
Comprobación de Tablas de Verdad del INVERSOR, AND OR y
sus complementos.
Grupo: 6EM2
Equipo: 14
Periodo Escolar: AGO-2021
Integrantes del Equipo:
• Jiménez Landeros Ximena Guadalupe 2019302549
• Trevilla Dimas Ernesto 2019302946
Profesor Titular: José Luis Delgado Mendoza
Tiempo utilizado para realizar la práctica: 4 días
Fecha de entrega del reporte: 09-09-21

Calificación:

X
Jose Luis Delgado Mendoza
Profesor Titular

1
 INDICE

1. Marco Teórico y Conceptual………………………………………………3

1.1 Compuerta AND…………………………………………………………5
1.2 Compuerta OR……………………………………………………………7
2. Objetivos…………………………………………………………………8
3. Material…………………………………………………………………8
4. Equipo…………………………………………………………………8
5. Desarrollo………………………………………………………………9
6. Cálculos…………………………………………………………………16
7. Simulaciones…………………………………………………………….17
8. Comentarios y Aportaciones……………………………………………..22
9. Conclusiones…………………………………………………………….22
10. Bibliografías y Referencias………………………………………………23

2
 1. Marco Teórico y Conceptual

Una compuerta lógica es un dispositivo digital que realiza operaciones binarias con uno o dos
estados lógicos (0,1) en la entrada y obteniendo resultados booleanos (0,1) en la salida del
sistema. Se pueden combinar entre sí para obtener nuevas funciones.

Las compuertas básicas son tres AND, OR y NOT, y sus compuertas complementarias
son NAND, NOR. También existe una compuerta suplementaria XOR y su compuerta
complementaria XNOR.

La familia TTL más utilizada para estas compuertas son la serie 74LSXX (LS:Low-powe-
Schottky) algunas de sus características son:

• Alimentación: 5V ± 0.25, es conveniente usar una fuente regulada y condensador

cerámico de 0.1 μF conectado a través del suministro cerca del CI, para eliminar
picos generados por los interruptores.
• Entradas: Cualquier entrada que no se utilice es recomendable conectarla a +Vcc,
para eliminar el ruido, ya que estos CI tienen entradas flotantes.
• Salidas: Pueden suministrar 16mA, pero pueden alimentar sobre los 2mA.
• Tiempo de propagación de la puerta: cerca de 10ns para que una señal pase a
través de una puerta.
• Frecuencia: En condiciones ideales es de 35MHz.
• Consumo de Potencia: pocos mW.

Cada compuerta está asociada a un símbolo, una tabla de verdad y una operación
booleana; que expresa el estado de su salida para cada combinación posible de las
entradas como se muestra en la figura 1.

3
 Figura 1. Tabla de verdad y símbolos

Dependiendo los resultados que la operación nos arroje se pueden clasificar los resultados en:

• Producto de Sumas (maxitérminos): Expresión booleana que reúne las variables de

entrada que a su salida tengan unos cero lógicos.
• Suma de Productos (mini términos): Expresión booleana que reúne las variables
de entrada que a su salida tengan un uno lógico.

¿Como se utilizan?

Los CI de las compuertas lógicas ya mencionadas tienen las siguientes configuraciones internas,
las cuales presentamos para su posterior conexión:

4
1.1 Compuerta AND
La compuerta lógica denominada AND, como su nombre lo indica en inglés, significa: “Y”. Por
lo que su función lógica sería tomar dos o más señales de entrada y aplicarle la función
matemática de multiplicación para obtener una señal de salida en función de la operación “Y”.
Su funcionalidad se basa en que, para obtener un 1 lógico de salida, todas las señales de
entrada deben de ser un 1 lógico, en el momento que una de todas las señales de entrada sea
un 0 lógico, su resultado será un 0. Prácticamente como una multiplicación matemática, donde
cualquier número multiplicado por 0 será 0.
Dicha multiplicación es en álgebra Boole.
La tabla de la verdad de la compuerta lógica AND se muestra en la tabla 2.1, donde se aprecian
dos señales de entrada A y B, y la señal de salida denominada C. Donde se muestran todas las
posibles combinaciones lógicas que podrían existir entre las señales A y B, y en respuesta a ello
la señal C como el resultado de aplicar AND. Se aclara que la cantidad de entradas puede ser
de dos en adelante, más sólo se obtiene una salida. Su representación gráfica de acuerdo a la
norma ANSI se ilustra en la Fig. 2.1, donde su figura geométrica es curva a la salida pero lineal
en las entradas, mientras que para la norma IEC se muestra en la Fig. 2.2.

5
La representación matemática en álgebra Booleana, se resume en la Ecuación 2.1 la cual
consiste en una multiplicación Básicamente.
El circuito eléctrico equivalente para la compuerta AND se muestra en la Fig. 2.3, donde los
interruptores deben permanecer cerrados ambos para dejar pasar el flujo de corriente.

Figura 2.3 Circuito Eléctrico Equivalente AND

6
 1.2 Compuerta OR
La compuerta lógica denominada OR, como su nombre lo indica en inglés, significa: “O”. Por lo que su
función lógica sería tomar dos o más señales de entrada y aplicarle la función matemática de suma para
obtener una señal de salida en función de la operación “O”. Su funcionalidad se basa en que, para
obtener un 1 lógico de salida, cualquiera las señales de entrada deben de ser un 1 lógico. Prácticamente
como una suma matemática, donde cualquier número sumado con 0 será dicho número. Dicha suma
es en álgebra Boole, por lo que 1 + 1 no será 2, sino 1, el valor máximo en binario.
La tabla de la verdad de la compuerta lógica OR se muestra en la tabla 2.2, donde se aprecian dos
señales de entrada A y B, y la señal de salida denominada C. Donde se muestran todas las posibles
combinaciones lógicas que podrían existir entre las señales A y B, y en respuesta a ello la señal C como
el resultado de aplicar OR. Se aclara que la cantidad de entradas puede ser de dos en adelante, más
sólo se obtiene una salida. Su representación gráfica en la norma ANSI se ilustra en la Fig. 2.4, donde
su figura geométrica es divergente a la salida, pero curva en las entradas, mientras que para la norma
IEC se muestra en la Fig. 2.5.
Tabla 2.2 Tabla de Verdad OR

Figura 2.4 Símbolo electrónico según la norma ANSI para la compuerta OR

Figura 2.5 Símbolo electrónico para la compuerta OR según norma IEC

La representación matemática en álgebra Booleana se resume en la Ecuación 2.2 la cual
consiste en una suma básicamente.
El circuito eléctrico equivalente se muestra en la Fig. 2.6, donde el posible camino del flujo
eléctrico para encender el bombillo puede ser varios para dejar pasar el flujo de corriente.

7
 C= A + B

Ecuación 2.2

Figura 2.6 Circuito Eléctrico equivalente OR

2. Objetivos

Que, al término de esta Práctica, el alumno que la apruebe pueda mostrar saber
cómo:
a) Diseñar una red de carga teniendo niveles binarios de salida TTL-LS, para la
comprobación de compuertas lógicas.

b) Interpretar la hoja de datos de cada elemento que se empleara en la presente

práctica, en cuanto a los niveles de voltajes y corrientes.

c) Interpretar las señales de entrada y salida, para comprobar las tablas de verdad
para cada compuerta.

3. Material
• 1 CI LM555
• 1 Compuerta 74LS04, 74LS11, 74LS12, 74LS27, 74LS32, 74LS136,
74LS266 (Para el caso en que no se encuentran las mencionadas
compuertas, emplear otras compuertas equivalentes).
• 1 contador 74LS193 o 74LS194.
• 1 juego de Resistencias diferentes valores.
• 2 capacitores de acuerdo con la tabla I.
• 4 diodos 1N914 o 1N4148.

4. Equipo
• 1 multímetros (Traer cuando menos 2 más con opción de
medir microamperes).
• 1 osciloscopio.

8
 • 2 puntas de Osciloscopio compensadas.
• 1 Fuente de CD.

5. Desarrollo

o Empleando el Generador de Reloj (Pulsos Rectangulares)

para la frecuencia de operación fija, de la práctica No. 1. Utilizar para este
diseño, el circuito Integrado LM555 de preferencia o la compuerta 74LS14 o
74LS132.

o Armar un circuito como el de la figura 3.1, realizar los cálculos correspondientes

para el factor de carga F. O. (Fan Out) que se pide en la tabla 3.1. Medir y
reportar los datos estáticos solicitados en la tabla 3.2 y 3.3. En esta tabla hay
que considerar a PC = plena carga y SC = sin carga (a circuito abierto).

Mesa 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

F. O. 11 9 7 5 13 15 6 10 14 8 16 19 11 4 17 12

Tabla 3.1. Fan Out para el cálculo del circuito de carga.

Figura 3.1 Circuito para medir las condiciones estáticas del Inversor 74LS04, con su voltaje
de salida en el nivel bajo

9
 Para el Inversor bajo prueba: VIH= Vcc= 5V
VOL SC VOL PC IOL PC

Hoja de datos 0 0.25 8mA

Simulados 0 0 -8.81mA

Medidos

Tabla 3.2 Condiciones estáticas del Inversor 74LS04 con su salida en el nivel bajo.

3.3 Armar un circuito como el de la figura 3.2, para medir y reportar los datos solicitados en la
tabla 3.3.

Figura 3.2 Circuito para medir las condiciones estáticas del Inversor 74LS04, con su
voltaje de salida en el nivel alto.

Para el Inversor bajo prueba: VIL= 0V

Datos - IIL SC -IIL PC VOH SC VOH PC - IOH PC

Hoja de datos -0.4 -0.4 2.7 3.4 20µA
Simulados 0 0 5 5 588.27 µA
Medidos
Tabla 3.3 Condiciones del Inversor 74LS04 con su salida en el nivel alto.

o Con el circuito de señal de Reloj, y empleando el inversor 74LS04, armar el circuito de

la figura 3.3, en donde se medirán los tiempos de conmutación en la compuerta.

10
 Figura 3.3 Para la medición de las características de tiempos de conmutación.

o Dibujar en los oscilogramas respectivos, para cada una de las compuertas tanto la señal
de entrada como la de salida.

o Con la red de la figura 3.3 sin carga y a la frecuencia que entrega el 555 de señal
cuadrada, medir los tiempos tr, tf, tTLH, tTHL, tPLH, tPHL, ts y td del Inversor Lógico y anotarlos
en la Tabla 3.4. Dibujar los 4 oscilogramas de los tiempos de retardo por
propagación tPLH, tPHL. La definición de los diferentes tiempos de conmutación (de
acuerdo con la figura 2.3) son los siguientes:

tr (rise time) = Tiempo requerido por la señal de entrada de un circuito lógico, para
efectuar la transición entre el 10% y el 90% de la diferencia entre
niveles binarios.

tf (fall time) = Tiempo requerido por la señal de entrada de un circuito lógico, para
efectuar la transición entre el 90% y el 10% de la diferencia entre
niveles binarios.

tTLH (transition time from = Tiempo requerido por la señal de salida de un circuito lógico,
para Low to High levels) efectuar la transición entre el 10% y el 90% de
la diferencia entre niveles binarios.

tTHL (transition time from = Tiempo requerido por la señal de salida de un circuito lógico,
para High to Low levels) efectuar la transición entre el 90% y el 10% de
la diferencia entre niveles binarios.

tPLH (propagation delay time = Tiempo requerido por un circuito lógico, para obedecer la
orden from Low to High levels) de cambiar su salida del estado bajo (Low) al

11
 estado alto (High) (desde el 50% en la amplitud de la señal de entrada, hasta
el 50% en la amplitud de la señal de salida).

tPHL (propagation delay time = Tiempo requerido por un circuito lógico, para obedecer la
orden from High to Low levels) de cambiar su salida del estado alto (High) al
estado bajo (Low) (desde el 50% en la amplitud de la señal de entrada, hasta
el 50% en la amplitud de la señal de salida).

Figura 3.4. Tiempos de formación, transición y de Retardo por propagación de un Inversor.

ts (storage time) = Tiempo requerido por la compuerta lógica Inversor, para salir del
nivel lógico Bajo (región de saturación hacia la región corte) hacia el
nivel lógico Alto, (desde el 90% en la amplitud de la señal de entrada,
hasta el 10% en la amplitud de la señal de salida).
td (delay time) = Tiempo requerido por compuerta lógica Inversor, para salir del nivel
lógico Alto (región de corte hacia la región saturación) hacia el nivel
lógico Bajo, (desde el 10% en la amplitud de la señal de entrada,
hasta el 90% en la amplitud de la señal de salida).

o Con la misma red de la figura 2.3, pero conectando la red de carga y con la
frecuencia de la señal cuadrada, medir los
tiempos tr, tf, tTLH, tTHL, tPLH, tPHL, ts y td de la compuerta Inversora y anotarlos en la
Tabla 3.4. Reportar los 4 oscilogramas de los tiempos de retardo por
propagación tPLH, tPHL.

Frec. quad=_______KHz (Frec. máxima de la seña! cuadrada sin carga y con carga).

Del 10% Del 90% Del 10% Del 90% Del Del Del Del
al 90% al 10% al 90% al 10% 50% Ent al 50% Ent. 90% Ent al 10% Ent al
Entrada Entrada Salida Salida 50% Sal. al 50% 10% Sal. 90% Sal.
Sal.

tr tf t TLH tTHL t PLH t PHL ts td

12
Valor Exp. SC
975ps 975ps 585ps 625ps 24.1ns 24.8n 26.7ns 23.3ns
Valor Exp. PC
865ps 865ps 695ps 785ps 24.1ns 24.8n 26.7ns 23.3ns

TABLA 3.4 Tiempos de conmutación de la compuerta Inversora.

o Del circuito mostrado en la figura 3.4, en donde se emplean las compuertas

y así mismo el 555 y el contador 74LS04, llenar las tablas de verdad de cada una
de las compuertas en función de sus tensiones, considerando que se introducen
señales en la entrada y su salida para estas compuertas.

Figura 2.4. Circuito armado con el LM555, y las diferentes compuertas.

o Llenado de valores en estados lógicos ALTO=H y BAJO=L, para cada una de las
compuertas.

A=Vent X=Vsal
L H
H L

Compuerta 74LS04

13
 A=Vent B=Vent X=VsAL
L L L
L H H
H L H
H H H
Compuerta 74LS32

A=Vent B=Vent X=VsAL

L L H
L L H
L H H
L H H
H L H
H L H
H H L
Compuerta 74LS12

A=Vent B=Vent X=VsAL

L L L
L H H
H L H
H H L

Compuerta 74LS136

A=Vent B=Vent C=Vent X=Sal

L L L L
L L H L
L H L L
L H H L
H L L L
H L H L
H H L H
Compuerta 74LS11

14
 A=Vent B=Vent C=Vent X=Sal
L L L L
L L H L
L H L L
L H H L
H L L L
H L H L
H H L H
Compuerta 74LS27

A=Vent B=Vent X=VsAL

L L H
L H L
H L L
H H H

Compuerta 74LS266

15
6. Cálculos

16
7. Simulaciones

17
18
Circuito armado con el LM555, y las diferentes compuertas

19
20
Circuito Figura 3.4

21
8. Comentarios y Aportaciones
Gracias a esta práctica pudimos abundar más en el tema de las compuertas
lógicas, su relación con los números binarios y nos permite experimentar y
obtener nuevas funciones combinándolas entre sí.
La importancia de los circuitos digitales y sus beneficios son múltiples en
cualquier tipo de tecnología, ya que llevan a cabo el intercambio de
información entre distintos circuitos, y es un proceso que debe siempre
funcionar bien para que los resultados e información sean los correctos y
no sean alterados durante el proceso, por lo que es importante saber elegir
los elementos adecuados para su correcto funcionamiento.

9. Conclusiones
• Jiménez Landeros Ximena Guadalupe: Considero que los objetivos de esta
práctica se cumplieron, ya que, durante el proceso de elaboración,
tuvimos que investigar, identificar, probar y crear compuertas lógicas con
dichos elementos, al combinar nos permite ampliar nuestro panorama
para saber que componentes usar para ciertas necesidades, y la
importancia de las principales compuertas vistas (AND, OR, NOT) y su
combinación para la creación de cualquier sistema digital.

• Trevilla Dimas Ernesto: Durante el desarrollo de la practica logramos

identificar las características eléctricas y temporales de las compuertas
lógicas, para ser más específicos de los inversores AND Y OR, y aunque en
las clases de teoría únicamente se analizan tablas de verdad y cálculos,
llevando a cabo a elaboración de circuitos de aplicación queda mas claro lo
que se pretende cumplir con esta práctica, tanto el tema de las tensiones
y corrientes en “bajo y alto”, así como también los parámetros temporales
que hay si analizamos a detalle con un osciloscopio.

22
10. Bibliografías y Referencias
• http://repositorio.utn.ac.cr/bitstream/handle/123456789/437/Compuertas%20L
%C3%B3gicas.pdf?sequence=1&isAllowed=y
• https://blog.uelectronics.com/electronica/circuitos-integrados-compuertas-logicas-
and-or-nand-xor-y-not/
• “Electrónica Teoría de circuitos”, Robert Boylestad y Louis Nashelsky, Editorial
Pearson educación, 2003.
• “Circuitos Eléctricos y aplicaciones digitales”, Villaseñor Gómez Jorge Raúl y
Hernández Aguirre Fredy, Editorial Pearson Educación, México, 2013.

23