UNIVERSIDAD NACIONAL DE INGENIERÍA

Facultad de Ingenierı́a Eléctrica y Electrónica

Laboratorio 1: Hojas de Datos de Fabricantes

Curso: Diseño Lógico Digital

Código de Curso - Sección: EE644-N

Profesor: M.Sc. Ing. Briceño Aranda César Alberto

Grupo 3:

• Agapito Quiñones Daniel Eduardo 20194016J

• Cruz Chavarrı́a Miguel Ángel 20192060A
• Soria Pinedo Franck David 20190235I

Ciclo Académico 2022-1

1
I. Objetivos
1. Identifique los circuitos integrados de tecnologı́a digital.

2. Compruebe el funcionamiento de los circuitos integrados TTL y CMOS.

3. Uso del manual de circuitos integrados y la terminologı́a empleada.

II. Herramientas
1. Software para simulación eléctrica MicroCap 12.

Circuitos Integrados:
CÓDIGO FAMILIA DESCRIPCIÓN
74LS00 TTL NAND de 2 entradas
74LS02 TTL NOR de 2 entradas
74LS04 TTL NOT, Inversor
74LS08 TTL AND de 2 entradas
74LS32 TTL OR de 2 entradas
74LS86 TTL OR-Exclusivo
7401 TTL NAND de 2 entradas, salida Open Collector
7405 TTL Hex INVERSOR, salida Open Collector
7409 TTL AND de 2 entradas, salida Open Collector
7433 TTL NOR BUFFER O.C.
74125 TTL BUFFER TRI STATE
74126 TTL BUFFER TRI STATE

III. Procedimiento
1. De los manuales técnicos de circuitos integrados (C.I.) defina lo siguiente:
a) Niveles Lógicos TTL:
El funcionamiento de un TTL basado en una fuente de 5V define los niveles lógicos Bajo y Alto (0 y 1) dividiendo
los 5V en tres zonas:
La primera zona es la del nivel Bajo que consta desde 0V hasta 0.8V, corresponde al 0 lógico.
La segunda zona es la del nivel Alto que consta desde 2V hasta 5V, corresponde al 1 lógico.
La tercera zona es la zona indefinida que consta desde 0.8V hasta 2V, esta zona indefinida es una etapa de
transición por lo que puede ser tomada por el circuito como un 0 lógico o un 1 lógico aleatoriamente.
b) Niveles Lógicos CMOS:
El funcionamiento de un CMOS basado en una fuente de 5V define los niveles lógicos Bajo y Alto (0 y 1)
dividiendo los 5V en tres zonas:
La primera zona es la del nivel Bajo que consta desde 0V hasta 1.5V, corresponde al 0 lógico.
La segunda zona es la del nivel Alto que consta desde 3.5V hasta 5V, corresponde al 1 lógico.
La tercera zona es la zona indefinida que consta desde 1.5V hasta 3.5V, esta zona indefinida es una etapa de
transición por lo que puede ser tomada por el circuito como un 0 lógico o un 1 lógico aleatoriamente.

2
 Figura 1. Niveles Lógicos CMOS.

c) Inmunidad al Ruido:
Se entiende como ruido a cualquier perturbación involuntaria que puede originar un cambio no deseado en
la salida del circuito. Los circuitos lógicos deben tener cierta inmunidad al ruido la cual es definida como la
capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida.
d) Margen de Ruido:
El margen de ruido nos muestra cuánto ruido es necesario para distorsionar el voltaje de salida de tal forma
que no pueda ser reconocida por la entrada.
TTL:
Margen de ruido en estado Bajo igual a 0.3V.
Margen de ruido en estado Alto igual a 0.7V.

Figura 2. Márgenes de ruido para TTL populares.

CMOS (serie HC):

Margen de ruido en estado Bajo igual a 1.25V.
Margen de ruido en estado Alto igual a 1.25V.

Figura 2. Márgenes de ruido para CMOS series HC.

e) Disipación de Potencia:
TTL:
Es la potencia consumida por la compuerta. La disipación de potencia en función de la frecuencia de una
compuerta TTL es constante dentro del rango de operación. En cambio, la compuerta CMOS depende de la
frecuencia.
CMOS:
Para cuando la salida no cambia el consumo de energı́a de un CMOS es muy bajo. Sin embargo, cuando existen
transiciones ocurre lo denominado disipación dinámica de energı́a; esta disipación de energı́a está relacionada
mediante la siguiente ecuación:
2
PT = CP D · VCC ·f

Donde:
PT : disipación de energı́a debido a las transiciones de salida.
CP D : capacitancia de disipación de energı́a definida por el fabricante.
VCC : Voltaje de fuente de alimentación.

3
f : frecuencia de transición de la señal de salida .
Para el caso en el que las transiciones sean muy lentas, se incrementa el consumo de energı́a. El nuevo consumo
de energı́a está dado por la siguiente ecuación:
2
PL = CL · VCC ·f

Donde:
PL : disipación de energı́a debido CL .
CL : capacitancia de salida.
f ) Retardo de Propagación:
El tiempo de retardo de propagación es la cantidad necesaria de tiempo que necesita la señal de entrada para
producir un cambio en la salida. Este tiempo puede ser diferente para cada trayectoria de señal que exista en
un circuito.
g) Producto potencia-retardo (DP):
Es una medida de cuán ideal es un circuito lógico, su valor es el producto del Retardo de Propagación (tP D )
con la Potencia Disipada (PD).

DP = tP D · P D

A menor valor de Producto Potencia Retardo (DP), más cercano a lo ideal.

h) Fan in y Fan out:
Fan-In:
Es el número de puertas que se pueden conectar a la entrada sin que se degrade la operación de una compuerta
. En la familia TTL, no existe restricción en esto, pero en el caso de la familia CMOS existen limitantes en
retraso y velocidad.
Fan-Out:
Es el número máximo de compuertas que pueden conectarse a la salida de una compuerta. Es un valor constante
que indica el número máximo de puertas que puede conectarse a una puerta para que el conjunto funcione
adecuadamente. Se puede calcular:

F an − out = N = min(| PIOH

IIH |, |
IOL
P
IIL |)

Donde:
IOH : Corriente de salida de alto nivel.
IIH : Corriente de entrada de alto nivel.
IOL : Corriente de salida de bajo nivel.
IIL : Corriente de entrada de bajo nivel.
El menor de los valore de N (valor entero) es el “fan out” de la compuerta.
En la tecnologı́a TTL el Fan-out limita el número de compuertas que se pueden conectar.
En la tecnologı́a CMOS el Fan-out no limita el número de compuertas pero sı́ tiene impacto en el retraso que
ocurre en las compuertas.

2. Utilizando puertas NMOS y PMOS construir una puerta NOR de dos entradas,
y utilizando la herramienta de simulación eléctrica MicroCap 12, establecer la
tabla de verdad del circuito mediante la simulación eléctrica:
Para el diseño de la puerta NOR se tomó como referencia el diagrama de circuito mostrado en la Figura 1-15
(pág. 23) del libro: DIGITAL DESIGN Principles and Practices by John F. Wakerly.
Para la implementación en Microcap se tomó CMOS genéricos, una fuente de alimentación VDD de 2V, y un
generador de señales binarios ,2 salidas, como entrada. La Figura 3 muestra el diagrama de circuito en Microcap.

4
 Figura 3. Diagrama CMOS 2-input NOR gate Microcap.

La Figura 4 muestra el Análisis Transitorio de la Salida (Output) con las dos entradas A y B.

Figura 4. Análisis Transitorio puerta NOR Microcap.

En la figura 4, observamos que la salida High solo se dará cuando las dos entradas están en Low, acorde con la
teorı́a. Los resultados se detallan en la tabla a continuación.
A B Output
HIGH LOW LOW
HIGH HIGH LOW
LOW LOW HIGH
LOW HIGH LOW

De la tabla, si tomamos High como un valor de 1 y Low como un valor de 0, tendremos la tabla lógica descrita
en la Figura 5.

5
 Figura 5. Tabla de Verdad puerta NOR.

3. Utilizando la herramienta de simulación eléctrica MicroCap 12, obtenga la

curva VTC (Voltage Transfer Characteristic) del C.I. 7404 (Inversor TTL)
como se muestra en la figura, donde Vout es el voltaje de salida y Vin es el
voltaje de entrada:

Para realizar la simulación del circuito integrado 7404 primero verificamos la hoja de datos del manual “The
TTL DataBook Vol 2. 1985” de Texas Instrument.

6
 Figura 6. CI 7404.

Ahora procedemos a implementarlo circuitalmente en el simulador MicroCap 12.

7
 Figura 7. CI 7404 en MicroCap.

Tomando VCC = 5V y Vin como una señal cuadrada con periodo de 1 ms obtenemos la siguiente gráfica para
la VTC:

Figura 8. Curva VTC simulada.

8
IV. Bibliografı́a
• Wakerly, J., 2001. Diseño Digital Principios y Prácticas. 3rd ed. México: Pearson Educación.
• Texas Instruments. (1985). The TTL Data Book. Volumen 2. Estados Unidos: Texas Instruments.