Architecture Chap 1 Mémoires 2023 Etudiant

Plan du cours: Architectures des µc & des µp
Chapitre 0_Rappel : Système de Numération et de codage
Chapitre 1 : Les Mémoires
Chapitre 2 : Les Calculateurs
Chapitre 3 : Architecture des Microprocesseurs
Chapitre 4 : Architecture des Microcontrôleurs
Chapitre 5 : Etude du µP 8086
Chapitre 6 : Etude du µC ATMEGA

Mme. Randa Khemiri
Plan du cours: Architectures des µc & des µp
1. Introduction
2. Organisation d’une mémoire
3. Caractéristiques d’une mémoire
4. Types des mémoires
5. Connexion des boitiers mémoires

Mme. Randa Khemiri
1. Introduction
1. Introduction
❑Une mémoire est un dispositif capable d’enregistrer des informations, de conserver ces
informations aussi longtemps que nécessaire ou que possible, et de les restituer à la demande.
* Lecture : récupérer / restituer une information à partir de la mémoire.
* Ecriture : conserver / enregistrer une nouvelle information ou modifier une information déjà
existante dans la mémoire.
Adresse (n bits) : Valeur numérique

désignant un élément physique de mémoire.
1 Mme. Randa Khemiri

1. Introduction

1. Introduction
2. Organisation d’une
La mémoire est mémoire
une juxtaposition
de cellules ou case mémoires,
chacune de ces cellules est
identifiée d’une manière unique
par un numéro (Adresse)

1. Introduction

1. Introduction

1. Introduction

1. Introduction

1. Introduction

1. Introduction

1. Introduction

Rappel : Répartition des zones mémoires

1. Introduction
3. Caractéristique d’une mémoire

Adresse Valeur numérique désignant un élément physique de mémoire.
Volatilité Permanence des informations : Laps de temps pendant lequel la mémoire est
capable de retenir des informations de manière fiable. Elle perd ou conserve les
informations lors du coupure du courant.
Vitesse
Temps d’accès
Temps nécessaire pour accèder à la mémoire.
Temps de cycle
Appelé encore cycle mémoire, c’est le
temps minimal s’écoulant entre deux
accès successifs à la mémoire
11 ……………………………………………………. Mme. Randa Khemiri
1. Introduction
Capacité d’une mémoire Nombre d’informations qu’elle peut contenir en :
…………………………………………………..
…………………….…………………………….
………… ………………………………………
…………………………………………………..
…………………………………………………..
…………………………………………………..

1. Introduction
(Application.1.)
Pour la mémoire ci-dessous, déterminer le nombre de données et d’adresses possible et en

déduire la capacité de cette mémoire
……………………
……………………
……………………

1. Introduction
(Application.2.)
Déterminer la capacité
de la mémoire ci-contre.
Il s’agit d’une RAM de 64……………………

x 2 Octets = 128 Octets
1. Introduction
(Application.2.)
Rappel sur les décodeurs

1. Introduction
Le décodeur 2/4 (appelé encore décodeur 1 parmi 4)

Il s’agit d’un décodeur qui possède 4 sorties.
Pour pouvoir accéder à ces sorties, il nous faut 2 bits à l’entrées, puisque 4 = 22.
Pour chacune des combinaisons à l’entrée, nous avons l’activation de la sortie; c’est à dire, il
sélectionne une sortie unique en fonction du mot binaire donnée à l’entrée.
* Schéma bloc:
Code binaire sur N bits en entrée S0
2N sorties
Décodeur
2/4
…
SN-1

1. Introduction
Le décodeur 2/4 (appelé encore décodeur 1 parmi 4)

Il s’agit d’un décodeur qui possède 4 sorties.
Pour pouvoir accéder à ces sorties, il nous faut 2 bits à l’entrées, puisque 4 = 22.
Pour chacune des combinaisons à l’entrée, nous avons l’activation de la sortie; c’est à dire, il
sélectionne une sortie unique en fonction du mot binaire donnée à l’entrée.
* Table de vérité
* Schéma bloc: E1 E0 S3 S2 S1 S0
0 0 0 0 0 1
S0
Code binaire sur 2 bits en entrée 0 1 0 0 1 0
22 sorties
Décodeur
2/4 1 0 0 1 0 0
…
S3 1 1 1 0 0 0

1. Introduction
* Table de vérité * Equations logiques

E1 E0 S3 S2 S1 S0
ഥ1E
S0 = 1 ssi (E0 = 0) ou (E1 = 0); donc S0 = E ഥ0
0 0 0 0 0 1
ഥ1 E0
S1 = E
0 1 0 0 1 0
ഥ0
S2 = E1E
1 0 0 1 0 0
1 1 1 0 0 0 S3 = E1 E0
* Logigramme

1. Introduction
(Application.3.)
…………………………..……………………
1. Introduction

1. Introduction

1. Introduction

1. Introduction

1. Introduction

1. Introduction

1. Introduction
Cellule SRAM à six transistors

26 https://www.tpline.eu/fr/cours/animations/EN/Sequentiel/memoires/memoires_2.htm Mme. Randa Khemiri
1. Introduction

1. Introduction
porte « Nand » en technologie CMOS
Porte …………… Porte ……………… Porte ……………….

en technologie CMOS en technologie CMOS en technologie CMOS

1. Introduction

Il s’agit d’un point mémoire avec un transistor et un condensateur.
1. Introduction
3. Caractéristiques d’une mémoire Nécessitent un rafraîchissement de plusieurs milliers de fois par
4. Types des mémoires seconde.
Il existe deux générations de RAM dynamique.

▪ La plus ancienne: DRAM asynchrone: FPM, EDO et BEDO.
▪ Nouvelle génération: DRAM synchrone: SDRAM, RDRAM

(ou Rambus), DDR-SDRAM,…
Cellule DRAM à un seul transistor

1. Introduction
Basis for SRAM DRAM

Comparaison

1. Introduction

1. Introduction
ROM : Read Only Memory
Enregistrement définitif de l’information lors de la fabrication de la mémoire par le constructeur.
Chaque cellule de mémoire est formée par une diode et par un interrupteur qui est soit ouvert, soit fermé.
Un interrupteur fermé mettra donc en
contact électrique une rangée avec la
colonne à laquelle il est raccordé, à
condition bien évidemment que la
diode qui lui est associée soit passante.
Celle-ci sera conductrice si son anode

est positive, ce qui nécessite la
présence d'un niveau 1 à la sortie du
buffer d'entrée, niveau donné par le
décodeur dont la sortie
sera 1 (décodeur à sorties actives à 1)
pour l'adresse décodée.

1. Introduction
La sortie 3 est donc à 1. On

obtient donc en sortie :
D3=0 ( car interrupteur I3 ouvert)

D2=1 (car interrupteur I2 fermé)
Nous voyons que les

interrupteurs fermés pour les
autres rangées n'ont pas
d'influence car les diodes qui
leur sont associées sont toutes
bloquées.

1. Introduction

Le contenu de la mémoire pour chacune des quatre
adresses (combinaisons de A0 et A1).

1. Introduction
………………………………
……………………………….
…………………………………..
…………………………….
1. Introduction
PROM : Programmable ROM

➢ Mises au point à la fin des années 1970 par la firme Texas Instruments.
➢ Ecriture par l’utilisateur au moyen d’une machine : programmeur PROM.
➢ Puces constituées de milliers de fusibles pouvant être « grillés » par l’utilisateur grâce a une machine: qui
envoi un fort courant électrique (12V) dans certains fusibles.
➢ ……………………………………………………………………………………..

1. Introduction
EPROM : Erasable PROM

- Le transistor peut être Après effacement par UV
programmé par l’application
d'une tension suffisamment
élevée, qui est appelée tension
de programmation.
Après Programmation

1. Introduction
EEPROM : Electrically Erasable PROM
Les mémoires EPROM et EEPROM sont toutes les deux effaçables et peuvent être reprogrammées, mais la
différence fondamentale entre elles c’est que l’EPROM est effacée par les rayons ultraviolets, tandis que
la mémoire EEPROM (Technologie inventé en 1983) peut être effacée par des signaux électriques.
On dit elle qu’elle est effaçable et programmable électriquement par bloc de 64Ko. Elle se programme en un
temps bref (Flash) (dans un système à base d’un microprocesseur).
❑ Avantage : Mémoire à la fois non volatile et facilement réutilisable.
❑ Inconvénient : prix de revient élevé et capacité limitée à 2 Mo.

1. Introduction
A0-A1
RAM
4×4
D0-D3
CS R/W

1. Introduction
A0-A1
RAM
4×4
D0-D3
CS R/W

Fin
du chapitre 1
Bon courage et bonne révision ☺

Architecture Chap 1 Mémoires 2023 Etudiant

Transféré par

Droits d'auteur :

Formats disponibles

Architecture Chap 1 Mémoires 2023 Etudiant

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Architecture Chap 1 Mémoires 2023 Etudiant

Transféré par

Droits d'auteur :

Formats disponibles

Plan du cours: Architectures des µc & des µp

Chapitre 0_Rappel : Système de Numération et de codage

Chapitre 1 : Les Mémoires

Chapitre 2 : Les Calculateurs

Chapitre 3 : Architecture des Microprocesseurs

Chapitre 4 : Architecture des Microcontrôleurs

Chapitre 5 : Etude du µP 8086

Chapitre 6 : Etude du µC ATMEGA

Chapitre 1 : Les Mémoires

2. Organisation d’une mémoire

3. Caractéristiques d’une mémoire

4. Types des mémoires

5. Connexion des boitiers mémoires

Adresse (n bits) : Valeur numérique

1 Mme. Randa Khemiri

2. Organisation d’une mémoire

2 Mme. Randa Khemiri

3 Mme. Randa Khemiri

2. Organisation d’une mémoire

4 Mme. Randa Khemiri

2. Organisation d’une mémoire

5 Mme. Randa Khemiri

2. Organisation d’une mémoire

6 Mme. Randa Khemiri

2. Organisation d’une mémoire

7 Mme. Randa Khemiri

2. Organisation d’une mémoire

8 Mme. Randa Khemiri

2. Organisation d’une mémoire

9 Mme. Randa Khemiri

2. Organisation d’une mémoire

10 Mme. Randa Khemiri

3. Caractéristique d’une mémoire

Capacité d’une mémoire Nombre d’informations qu’elle peut contenir en :

12 Mme. Randa Khemiri

Pour la mémoire ci-dessous, déterminer le nombre de données et d’adresses possible et en

13 Mme. Randa Khemiri

Il s’agit d’une RAM de 64……………………

Rappel sur les décodeurs

15 Mme. Randa Khemiri

Rappel sur les décodeurs

Le décodeur 2/4 (appelé encore décodeur 1 parmi 4)

Code binaire sur N bits en entrée S0

16 Mme. Randa Khemiri

Rappel sur les décodeurs

Le décodeur 2/4 (appelé encore décodeur 1 parmi 4)

17 Mme. Randa Khemiri

Rappel sur les décodeurs

* Table de vérité * Equations logiques

18 Mme. Randa Khemiri

20 Mme. Randa Khemiri

4. Types des mémoires

21 Mme. Randa Khemiri

4. Types des mémoires

22 Mme. Randa Khemiri

4. Types des mémoires

23 Mme. Randa Khemiri

4. Types des mémoires

24 Mme. Randa Khemiri