TP Logique Combinatoire

ESSTI-RABAT : CPI2 2023-2024
TP1: Simulation et logique combinatoire
Les objectifs de ce TP sont :

– La découverte d’un logiciel de simulation;
– La simulation d’opérateurs logiques;
– La vérification d’équations et de tables de vérité ;
– L’utilisation d’un analyseur logique.
1 Environnement logiciel
Vous utiliserez le logiciel ISIS version 7.8, dont l’icône de lancement est
sur le bureau. Ce logiciel permet la simulation de circuits d’électronique nu-
mérique. Une fois lancé, vous disposez d’un "plan de travail", sur le lequel vous
allez pouvoir placer et interconnecter des composants. Tout à gauche se
trouve une barre d’outils permettant de sélectionner le mode courant. On
zoome avec la molette de la souris.
Sélectionner le mode "composant" : ceci ouvre une fenêtre "DEVICES". Cli-
quer sur le "P" : la fenêtre de sélection de composants s’ouvre. Sélectionner la
bibliothèque "TTL 74 series", et aller y choisir les composants (voir schémas ci-
contre, il faut prendre les "7400", "7402" et "7408", en version "IEC").
Pour les connecter, il suffit de positionner la souris sur une broche. Ceci
sélectionne automatiquement l’outil "connexion", et on peut ensuite dessiner
les interconnexions.
Pour fixer un niveau logique sur une entrée, il faut le composant "LOGIC
STATE" dans la bibliothèque "Debugging Tools". Pour visualiser un niveau,
c’est le composant "LOGIC PROBE". Une fois le schéma terminé, on lance la
simulation avec le bouton "Jouer" dans la barre d’outil en bas de l’écran.
2 Montages à partir de plusieurs opérateurs logiques

1. Dans chaque schéma ci-dessus, trouver l’équation de S à partir
du schéma.
TP D’ELECTRONIQUE NUMERIQUE 1 Prof : ATIFI YOUNESS

2. Utiliser le simulateur pour compléter les tables de vérité de chacun des

logigrammes ci-dessous (opérateurs : 7400 et 7402). En déduire l’équa-
tion logique simplifiée.
3. En utilisant les règles de l’algèbre de Boole, redémontrer le résultat ob-
tenu en 2).
3 Chronogrammes
1. Déterminer l’équation de la sortie de façon algébrique à partir du schéma
ci-dessous :
S=
2. En faire la saisie sur un nouveau document. Le composant CLOCK est

dans la bibliothèque Simulator Primitives. L’analyseur logique est ac-
cessible à partir de l’outil "Mode instruments virtuels".
Note : après le lancement de la simulation, si vous n’avez pas l’affichage de
l’analyseur, il faut l’afficher avec le menu "Mise au point", et activer (tout en 3. En utilisant la simulation, compléter les chronogrammes ci-dessous. En
bas) "VSM Logic Analyser". déduire la table de vérité ainsi que l’équation de S simplifiée.
Régler les fréquences des horloges : 100 Hz pour l’entrée A, 50 Hz pour
l’entrée B (à fixer par double-clic sur la clock, puis clock frequency).

a b S
1. Compléter la table de vérité du dispositif
4. En utilisant les règles de l’algèbre de Boole, simplifier l’équation obte- nue N n1 n0 a b c d e f g

en réponse à la question 1) et retrouvez le résultat de la question 3).
0 0 0
5. Faites valider vos résultats.
1 0 1
2 1 0
4 Décodeur no 1
3 1 1
On souhaite réaliser un décodeur permettant d’afficher une lettre sur un 2. Extraire de la table de vérité les équations des variables de sortie, puis les
afficheur 7 segments, à partir d’une valeur binaire sur 2 bits. On veut afficher simplifier en utilisant les règles de l’algèbre de Boole.
: 3. Etablir le logigramme complet du dispositif à partir de portes ET, OU,
NON dans la famille 74LS à la norme IEC. Les entrées n1 et n0 seront
— La lettre « A » quand N=0 fixées par deux composants « LOGICSTATE », l’afficheur 7 segments
— La lettre « b » quand N=1 utilisé sera de type « 7SEG-COM-CATHODE ». Pour le EX-OR, prendre
— La lettre « C » quand N=2 le 7486.
— La lettre « d » quand N=3 4. Procéder à la validation de l’étude par simulation. Appeler le professeur
pour validation quand votre projet est terminé.
Entrées : Nombre N= n1,n0, codé en binaire naturel. 5. Refaire le même travail pour définir les 8 premières lettres de l’alphabet.
Sortie : Variables binaires a à g commandant les segments « a » à « g » de

l’afficheur. Un état logique 1 provoquera l’allumage du segment concerné.
Le repérage des différents segments est donné ci-dessous.

TP Logique Combinatoire

Transféré par

Droits d'auteur :

Formats disponibles

TP Logique Combinatoire

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

TP Logique Combinatoire

Transféré par

Droits d'auteur :

Formats disponibles

ESSTI-RABAT : CPI2 2023-2024

TP1: Simulation et logique combinatoire

Les objectifs de ce TP sont :

2 Montages à partir de plusieurs opérateurs logiques

TP D’ELECTRONIQUE NUMERIQUE 1 Prof : ATIFI YOUNESS

2. Utiliser le simulateur pour compléter les tables de vérité de chacun des

2. En faire la saisie sur un nouveau document. Le composant CLOCK est

TP D’ELECTRONIQUE NUMERIQUE 2 Prof : ATIFI YOUNESS

1. Compléter la table de vérité du dispositif

4. En utilisant les règles de l’algèbre de Boole, simplifier l’équation obte- nue N n1 n0 a b c d e f g

Sortie : Variables binaires a à g commandant les segments « a » à « g » de

TP D’ELECTRONIQUE NUMERIQUE 3 Prof : ATIFI YOUNESS

Vous aimerez peut-être aussi