DDR5 SDRAM
보이기
RAM의 종류 | |
개발 | JEDEC |
---|---|
유형 | SDRAM |
세대 | 5세대 |
출시일 | 2020년[1] | (추정)
표준 |
|
전압 | 1.1 V |
이전 | DDR4 SDRAM |
컴퓨팅 인터페이스 개발에서 DDR5 SDRAM(double data rate fifth-generation synchronous dynamic random-access memory)은 DDR4 SDRAM 대비 대역폭과 용량을 두 배로 늘리면서 한 차례 전력 소비량을 낮출 것으로 계획되었다.[4]
인텔의 2016년 발표에 따르면 JEDEC는 2016년 DDR5 SDRAM 사양을 출시할 계획이며, 최종 사용자의 메모리 구매는 2020년에 가능해질 것으로 이야기하였다.[5]
2017년 3월, JEDEC는 2018년 DDR5 사양 공개 계획을 발표하였다.[6] JEDEC의 서버 포럼 2017[7][8]은 2017년 10월 31일부터 2017년 11월 1일까지의 DDR5 SDRAM 워크숍과 함께 DDR5 SDRAM 프리뷰를 제공할 날짜로 2017년 6월 18일을 제안하였다.[9] 램버스는 2017년 9월 DDR5 RAM의 작업을 발표했으며 2018년 3분기까지는 판매가 예정되어 있지 않다.[10]
2018년 11월 15일, SK 하이닉스는 최초의 DDR5 RAM 칩을 완성했다고 발표하였다. 5200 MT/s @ 1.1 볼트로 동작하며 최소 램용량은 8 GB이다.[11]
인텔 프로세서의 경우 12세대부터 DDR5 RAM을 지원하며 AMD는 AM5만 지원한다.[12]
각주
[편집]- ↑ https://www.jedec.org/ddr5details
- ↑ “DDR5 Memory Standard: An introduction to the next generation of DRAM module technology - Kingston Technology”. Kingston Technology. 2023년 2월 19일에 확인함.
- ↑ “DDR5 SDRAM Product Core Data Sheet” (PDF). Micron. 2023년 5월 15일에 확인함.
- ↑ Manion, Wayne (2017년 3월 31일). “DDR5 will boost bandwidth and lower power consumption”. Tech Report. 2017년 4월 1일에 확인함.
- ↑ “Arbeitsspeicher: DDR5 nähert sich langsam der Marktreife - Golem.de”.
- ↑ Cunningham, Andrew (2017년 3월 31일). “Next-generation DDR5 RAM will double the speed of DDR4 in 2018”. Ars Technica. 2018년 1월 15일에 확인함.
- ↑ “Server Forum: Save the Date - JEDEC”. 2017년 3월 16일. 2017년 3월 16일에 원본 문서에서 보존된 문서. 2018년 7월 23일에 확인함.
- ↑ “JEDEC DDR5 & NVDIMM-P Standards Under Development - JEDEC”. 《www.jedec.org》.
- ↑ “JEDEC Memory Workshops: DDR5, NVDIMM-P, DRAM Tutorial - JEDEC”. 2017년 3월 16일. 2017년 3월 16일에 원본 문서에서 보존된 문서. 2018년 7월 23일에 확인함.
- ↑ Lilly, Paul (2017년 9월 22일). “DDR5 memory is twice as fast as DDR4 and slated for 2019”. PC Gamer. 2018년 1월 15일에 확인함.
- ↑ “SK Hynix Develops First 16 Gb DDR5-5200 Memory Chip”. 2019년 3월 31일에 원본 문서에서 보존된 문서. 2019년 2월 5일에 확인함.
- ↑ https://www.ilovepc.co.kr/news/articleView.html?idxno=41606
외부 링크
[편집]- Main Memory: DDR4 & DDR5 SDRAM / JEDEC