Location via proxy:   [ UP ]  
[Report a bug]   [Manage cookies]                
Pređi na sadržaj

LEON

S Vikipedije, slobodne enciklopedije

LEON (šp. león što znači lav ) je 32-bitno CPU jezgro mikroprocesora tolerantno na zračenje koje primenjuje SPARK V8 (engl. SPARC V8) arhitekturu skupa instrukcija (ISA) koju je razvio Sam Majkrosistems . Prvobitno ga je dizajnirao Evropski centar za svemirska istraživanja i tehnologiju (engl. European Space Research and Technology Centre (ESTEC)), deo Evropske svemirske agencije (ESA), a nakon kratkog veka u kompaniji Aerofleks (engl. Aeroflex) (San Majkrosistems nije bio uključen u dizajn procesora). Opisana je u sintetiziranom VHDL-u . LEON ima dvostruki model licence: LGPL / GPL FLOSS licencu koja se može koristiti bez naknade za licencu ili vlasničku licencu i može kupiti za integraciju u vlasnički proizvod. [1] [2] Jezgro se može konfigurisati putem generičkih VHDL-a i koristi se u sistemima na čipu (engl. system-on-a-chip (SOC) ) u istraživanjima i komercijalnim postavkama. [3]

Istorija

[uredi | uredi izvor]

LEON (LEON) projekat je krajem 1997. godine pokrenula Evropska svemirska agencija krajem 1997. godine kako bi proučila i razvila procesor visokih performansi koji će se koristiti u evropskim svemirskim projektima. [4] Ciljevi projekta su bili pružanje otvorenog, prenosnog i neovisnog dizajna procesora, sposobnog da zadovolji buduće zahteve za performanse, kompatibilnosti softvera i niske sistemske troškove. Drugi cilj bio je mogućnost proizvodnje poluprovodničkog procesa osetljivog na toleranciju na pojedinačne događaje (engl. Single event upset (SEU)). Da bi se održao ispravan rad u prisustvu SEU-a bile su potrebne opsežne funkcije otkrivanja grešaka i rukovanja greškama. Ciljevi su bili otkrivanje i tolerisanje jedne greške u bilo kojem registru bez softverske intervencije i suzbijanje efekata grešaka pojedinačnog prelaznog stanja (engl. Single Event Transient) u kombinacionoj logici.

Porodica LEON (engl. LEON) uključuje prvi dizajn LEON1 VHSIC Hardware Description Language (VHDL) koji je korišćen u LEONExpress testnom čipu razvijenom u tehnologiji 0,25 μm da bi se dokazao koncept tolerancije grešaka. Drugi LEON2 VHDL dizajn korišćen je u procesorskom uređaju AT697 kompanije Atmel (F) i različitim sistemima na čipu. Ove dve LEON implementacije razvila je ESA. Gaisler Istraživanje, koji je sada deo kompanije Cobham (pre Aeroflek-a Gaisler), razvio je treći LEON3 dizajn i najavio dostupnost četvrte generacije LEON-a, LEON4 procesora. [5]

LEON procesorski modeli i distribucija

[uredi | uredi izvor]

LEON procesor se može primeniti u programabilnoj logici kao što je FPGA ili proizvesti u ASIC. Ovaj odeljak i naredni pododeljci fokusiraju se na LEON procesore kao mekana IP jezgra i rezimiraju glavne karakteristike svake verzije procesora i infrastrukturu sa kojom je procesor upakovan, naziva se LEON distribucija.

Svi procesori iz LEON serije koriste SPARC V8 RISC set instrukcija. LEON2 (-FT) ima petostepeni cevovod, dok kasnije verzije imaju sedmostepeni cevovod. LEON2 i LEON2-FT distribuiraju se kao sistem na čipu koji se može izmeniti pomoću grafičkog alata za konfiguraciju. Iako se LEON2 (-FT) dizajn može proširiti i ponovo koristiti u drugim dizajima, njegova struktura ne naglašava ponovnu upotrebu delova dizajna kao gradivnih blokova ili omogućava dizajnerima da lako ugrade nova IP jezgra u dizajn.

Standardna LEON2 (-FT) distribucija uključuje sledeća jezgra: [6]

  • Kontroler prekida
  • Jedinica za podršku za otklanjanje grešaka sa međuspremnikom praćenja
  • Dva 24-bitna tajmera
  • Dva UART-a (Universal asynchronous receiver-transmitter)
  • 16-bitni U/I port
  • Kontroler memorije .

LEON3 (LEON3), LEON3FT (LEON3FT) i LEON4 (LEON4) jezgra se obično koriste zajedno sa GRLIB IP bibliotekom. Dok LEON2 distribucija sadrži jedan dizajn koji se može koristiti na nekoliko ciljnih tehnologija, GRLIB sadrži nekoliko šablonskih dizajna, kako za razvojne ploče FPGA , tako i za ASIC ciljeve koji se mogu modifikovati pomoću grafičkog alata za konfiguraciju sličnog onom u distribuciji LEON2. LEON / GRLIB paket sadrži veći broj jezgara u poređenju sa distribucijama LEON2 i takođe uključuje "uključi i pusti" proširenje na AMBA ekstenziji na čipu. IP jezgra dostupna u GRLIB-u takođe uključuju: [7]

  • 32-bitni PC133 SDRAM kontroler
  • 32-bitni PCI most sa DMA
  • 10/100/1000 Mbit Eternet MAC
  • 8/16/32-bitni PROM i SRAM kontroler
  • 16/32/64-bitni DDR / DDR2 kontroleri
  • USB 2.0 host i kontroleri uređaja
  • CAN kontroler
  • TAP kontroler
  • SPI kontroler
  • I2C kontroler
  • UART sa FIFO-om
  • Modularna tajmer jedinica
  • Kontroler prekida
  • 32-bitni U/I (GPIO) port opšte namene

Tok dizajna FPGA

[uredi | uredi izvor]

Dokumentacija protokola dizajna za LEON u FBGA dostupna je od strane proizvođača [8] kao i iz izvora nezavisnih proizvođača. [9]

Terminologija

[uredi | uredi izvor]

Termin LEON2 / LEON2-FT su često odnosi na LEON2 dizajniran sistem na čipu, koji čine jezgrov LEON2 procesori, odnosno sa standardnim skupom perifernih uređenja dostupnih u LEON2 (-FT) distribucijama. Kasniji procesori iz LEON serije koriste se u širokom spektru dizajna i stoga nisu toliko usko popovezani sa standardnim skupom perifernih uređenja. LEON3 i LEON4 naziv su obično odnosi samo na procesorsko jezgro, dok se LEON / GRLIB koristi za označavanje kompletnog dizajna sistema na čipu.

LEON2 procesorsko jezgro

[uredi | uredi izvor]

LEON2 ima sledeće karakteristike:

  • GNU LGPL (GNU Lesser General Public License) omogućava visok stepen slobode intervencije na slobodno dostupnom izvornom kodu.
  • Konfigurabilnost je ključna karakteristika projekta, [10] i postiže se upotrebom VHDL generičkih sredstava. [11]
  • Nudi sve osnovne funkcije cevovodnog procesora po redosledu (pipelined in-order processor).
  • To je VHDL projekat prilično velike veličine (oko 90 datoteka za kompletnu LEON2 distribuciju, uključujući periferne IP jezgre)

LEON2-FT jezgro procesora

[uredi | uredi izvor]

Procesor LEON2-FT je verzija LEON2 procesora koja je može biti uznemirena jednim događajem (single event upset) i toleantna na greške (FT). Flip-flopovi su zaštićene trostrukom modularnom redundancijom, a sve unutrašnje i spoljne memorije su zaštićene EDAC-om ili bitovima parnosti . Za ovu IP adresu važe posebna ograničenja licence (distribuira ih Evropska svemirska agencija [6] ). Između ostalih satelita, procesor je korišćen u ESA-inom Intermediate eXperimental Vehicle (IXV) 2015. godine [12] i kineskoj Mesečevoj letelici Chang'e 4 . [13]

LEON3 jezgro procesora

[uredi | uredi izvor]

LEON3 predstavlja sintetizirani VHDL model 32-bitnog procesora usaglašenog sa SPARC V8 arhitekturom. Model je visoko podesiv i posebno je pogodan za dizajn sistema na čipu (engl. system-on-a-chip- SoC ). Potpuni izvorni kod dostupan je pod GNU GPL-ovom licencom, što omogućava upotrebu u bilo koju svrhu bez naknade za licencu. Pored toga, LEON3 je takođe dostupan pod zaštićenom licencom, omogućavajući upotrebu u vlasničkim aplikacijama.

Postoji nekoliko razlika između LEON2 modela procesora i LEON3 modela procesora. LEON3 model procesora uključuje SMP podršku (engl. Symmetric multiprocessing) i sedmostepeni cevovod, dok LEON2 ne podržava SMP i ima petostepeni cevovod.

LEON3FT procesorsko jezgro

[uredi | uredi izvor]

LEON3FT je verzija standardnog LEON3 SPARC V8 procesora otporna na kvarove. LEON3FR je dizajniran za rad u surovom svemirskom okruženju i uključuje funkcionalnost za otkrivanje i ispravljanje grešaka uznemirenih jednim događajem (engl. single event upset) u svim RAM memorijama na čipu. LEON3FT procesor podržava većinu funkcionalnosti standardnog LEON3 procesora uz dodavanje sledećih funkcija:

  • Registrujte datoteku za ispravljanje grešaka uznemirenih jednim događajem, do 4 greške po 32-bitnoj reči
  • Ispravljanje grešaka u keš memoriji, do 4 greške po oznaci ili 32-bitnoj reči
  • Autonomno i softversko transparentno rukovanje greškama
  • Nema vremenskog uticaja zbog otkrivanja ili ispravljanja grešaka

Sledeće karakteristike standardnog LEON3 procesora koje LEON3FT ne podržava:

LEON3FT jezgro distribuira se zajedno sa posebnom FT verzijom GRLIP IP biblioteke (engl. GRLIP IP library). Moguća je distribucija samo sa netlist-a.

Implementacija FPGA nazvana LEON3FT-RTAKS (engl. LEON3FT-RTAX) je predložena za kritične svemirske aplikacije. [14]

LEON4 jezgro procesora

[uredi | uredi izvor]

U januaru 2010. godine je objavljena četvrta verzija LEON procesora. [5] Četrvrto idanje LEON-a ima sledeće nove funkcije:

  • Statičko predviđanje grana je dodato cevovodu
  • Neobavezna keš memorija nivoa 2
  • 64-bitna ili 128-bitna putanja do AMBA AHB (Advanced Microcontroller Bus Architecture) interfejsa
  • Moguće veće performanse (tvrdi proizvođač: 1,7 DMIPS/MHz za razliku od 1,4 DMIPS / MHz LEON3)
  • Rad očvrsnuo.

LEON5 procesorsko jezgro

[uredi | uredi izvor]

U razvoju. [15]

Podrška za OS u realnom vremenu

[uredi | uredi izvor]

Operativni sistemi u realnom vremenu koji podržavaju LEON jezgro trenutno su RTLinux, PikeOS, eCos, RTEMS, Nucleus, ThreadX, OpenComRTOS, VxWorks , LynxOS, POK [16] (besplatna implementacija ARINC653 objavljena pod BSD licencom) i ORK +, [17] jezgro otvorenog koda u realnom vremenu za aplikacije visokog integriteta sa Rejvenskar Profail , Embok [18] podesivim otvorenim izvorom OS-a u realnom vremenu koji omogućava korišćenje Linuks softvera bez Linuks-a.

Vidi još

[uredi | uredi izvor]

Reference

[uredi | uredi izvor]
  1. ^ Peter Clarke (2000-03-06). „European Space Agency launches free Sparc-like core”. EE Times. 
  2. ^ Peter Clarke (2005-02-24). „Free Sparc processor developer goes "commercial"”. EE Times. 
  3. ^ Declan Staunton. „Successful Use of an Open Source Processor in a Commercial ASIC”. Design & Reuse. 
  4. ^ J. Andersson; J. Gaisler; R. Weigand (2010). Next Generation Multipurpose Microprocessor (PDF). DAta Systems In Aerospace 2010 (DASIA2010). Pristupljeno 2020-03-17. 
  5. ^ a b „Aeroflex Gaisler announces the next generation LEON processor” (Saopštenje). Aeroflex Gaisler. 2010-01-27. 
  6. ^ a b „LEON2-FT”. European Space Agency. 
  7. ^ „GRLIB IP Library”. Cobham Gaisler. Pristupljeno 2020-03-17. 
  8. ^ „GRLIB IP Library User’s Manual” (PDF). Cobham Gaisler. novembar 2019. 
  9. ^ Lutz Buttelmann. „How to setup LEON3 VHDL simulation with Modelsim” (PDF). Arhivirano iz originala (PDF) 2016-03-04. g. 
  10. ^ „System-On-Chip (SOC) Development”. ESA Microelectronics. 
  11. ^ „Leon3 processor”. Gaisler Research. Arhivirano iz originala 2007-06-28. g. 
  12. ^ „LEON: the space chip that Europe built”. SpaceDaily. 2013-01-10. 
  13. ^ „Chang’e-4 lander”. European Space Agency (na jeziku: engleski). Pristupljeno 2019-07-18. 
  14. ^ „LEON3FT-RTAX Fault-tolerant Processor”. Cobham Gaisler. Arhivirano iz originala 10. 07. 2021. g. Pristupljeno 01. 07. 2021. 
  15. ^ „LEON5”. www.gaisler.com. 
  16. ^ „POK, a real-time kernel for secure embedded systems”. 
  17. ^ „ORK+”. STRAST group. Arhivirano iz originala 07. 04. 2022. g. Pristupljeno 01. 07. 2021. 
  18. ^ „Embox | Real-time operating system”. 

 

Spoljašnje veze

[uredi | uredi izvor]
Preuzeto iz „https://sr.wikipedia.org/w/index.php?title=LEON&oldid=26757777”