VHDL

Đối với Verilog HDL, xem Verilog.

VHDL

Mẫu hình	đồng thời, reactive, luồng dữ liệu
Xuất hiện lần đầu	thập niên 1980
Phiên bản ổn định	IEEE 1076-2019 / 23 tháng 12 năm 2019 (2019-12-23)
Kiểm tra kiểu	mạnh
Phần mở rộng tên tập tin	.vhd
Trang mạng	IEEE VASG
Phương ngữ
VHDL-AMS
Ảnh hưởng từ
Ada, Pascal

Mã nguồn VHDL cho một mạch cộng có dấu

VHDL (VHSIC-HDL, Very High-Speed Integrated Circuit Hardware Description Language, tạm dịch: Ngôn ngữ Mô tả Phần cứng cho Vi mạch tích hợp Tốc độ cao) là một ngôn ngữ lập trình dùng để mô tả phần cứng, dùng trong thiết kế điện tử tự động để mô tả những hệ thống điện tử và bán điện tử như FPGA và các vi mạch tích hợp. VHDL còn được dùng như là một ngôn ngữ đa dụng trong lập trình song song.

Lịch sử

Vào năm 1983, VHDL được khai triển theo yêu cầu của Bộ Quốc phòng Hoa Kỳ để ghi lại hành vi của các mạch ASIC mà các công ty cung cấp linh kiện đang dùng trong thiết bị của họ. Chuẩn MIL-STD-454N, Yêu cầu 64, Mục 4.5.1 "Ghi chép về ASIC bằng VHDL" có chỉ định rõ yêu cầu ghi chép tư liệu của "Các thiết bị Vi điện tử" bằng ngôn ngữ VHDL.

Ý tưởng giả lập các mạch ASIC chỉ từ thông tin trong các tư liệu trên cuốn hút đến nỗi các trình giả lập mạch logic được phát triển để đọc định dạng file VHDL này. Bước phát triển tiếp sau đó là các công cụ tổng hợp mạch logic đọc mã VHDL và xuất ra cách cài đặt bằng phần cứng của mạch đã cho.

Do Bộ Quốc phòng Hoa Kỳ yêu cầu cú pháp của VHDL gần với Ada nhất có thể để tránh phải "phát minh lại" các khái niệm đã có sẵn và được thực nghiệm kĩ từ trước trong ngôn ngữ Ada, VHDL mượn khá nhiều khái niệm và cú pháp ngôn ngữ từ Ada.

Phiên bản đầu tiên của VHDL được thiết kế dựa theo chuẩn IEEE 1076-1987, bao gồm các kiểu dữ liệu như:

• Số nguyên và số thực
• Logic (bit và boolean)
• Kí tự
• Thời gian
• Mảng bit (bit_vector)
• Mảng kí tự (string)

Phần mềm liên quan

Bảng dưới đây là danh sách tổng hợp các phần mềm, trình giả lập liên quan đến ngôn ngữ VHDL.

Tên	Tác giả	Bản quyền	Ghi chú
boot Lưu trữ 2020-11-29 tại Wayback Machine	Free Range Factory	Nguồn mở	Trình biên dịch/giả lập VHDL, dựa trên GHDL và GTKWave
EDA Playground	EDA Playground	Nguồn mở	Môi trường tích hợp để làm việc với VHDL. Chạy trên nền web; sử dụng Synopsys VCS, Cadence Incisive, Aldec Riviera-PRO và GHDL cho phần giả lập.
freehdl	Edwin Naroska	Nguồn mở	Trình giả lập VHDL. Không còn được bảo trì kể từ năm 2001.
GHDL	Tristan Gingold	Nguồn mở	Trình biên dịch và thực thi mã VHDL.
nvc	Nick Gasson	Nguồn mở	Trình biên dịch VHDL.
VHDL Simili	Symphony EDA	Thương mại, miễn phí	Trình giả lập VHDL.
Active-HDL	Aldec	Thương mại	Trình thiết kế, giả lập FPGA (chỉ trên Windows)
EDA Utilities	Kanai Ghosh	Thương mại	Bộ công cụ đọc VHDL, chuyển đổi sang Verilog/IP-XACT và nhiều công cụ khác. Đã từng miễn phí cho tới năm 2018.
Incisive (NCSim)	Cadence	Thương mại	Bộ công cụ thiết kế và kiểm tra ASIC, SoC và FPGA. Bao gồm công cụ NC VHDL, trình biên dịch ngôn ngữ VHDL 87 và VHDL 93
ModelSim	Mentor Graphics	Thương mại	Môi trường tích hợp để làm việc với VHDL, Verilog và SystemC. Được dùng bởi một số các nhà sản xuất FPGA (Altera, Lattice, Microsemi, v.v.)
Questa Advanced Simulator	Mentor Graphics	Thương mại	Thành phần lõi (giả lập và gỡ lỗi) trong bộ giải pháp Questa Verification Solution. Thêm khả năng gỡ lỗi nâng cao nhắm tới các FPGA và SoC phức tạp được thiết kế dựa trên ModelSim.
VCS-MX	Synopsys	Thương mại
Vivado (xsim)	Xilinx	Thương mại

Xem thêm

• Về VHDL chính nó
  • numeric std - một thư viện hỗ trợ cho VHDL, cung cấp các hàm tính toán với vector
• Ngôn ngữ khác
  • Ngôn ngữ mô tả phần cứng Altera (AHDL)
  • Verilog
  • SystemC
  • SystemVerilog
  • Chisel
• Phần cứng
  • Vi mạch chuyên dụng (Application-specific Integrated Circuit, ASIC)
  • Vi mạch lập trình được (Complex Programmable Logic Device, CPLD)
  • Mảng cổng lập trình được (Field-programmable Gate Array, FPGA)
• Khái niệm cấp cao về thiết kế phần cứng
  • Chuyển đổi thanh ghi mức cực cổng (Register-transfer Level, RTL) - một mô hình thiết kế mạch điện tử
  • Tự động hóa thiết kế điện tử

Tham khảo

• Bryan Mealy, Fabrizio Tappero (February 2012). "Free Range VHDL" Lưu trữ 2012-06-29 tại Wayback Machine. The no-frills guide to writing powerful VHDL code for your digital implementations. freerangefactory.org Lưu trữ 2012-06-29 tại Wayback Machine.
• Johan Sandstrom (tháng 10 năm 1995). “Comparing Verilog to VHDL Syntactically and Semantically”. Integrated System Design. EE Times. — Sandstrom presents a table relating VHDL constructs to Verilog constructs.
• Qualis Design Corporation (ngày 20 tháng 7 năm 2000). “VHDL quick reference card” (PDF). 1.1. Qualis Design Corporation.
• Qualis Design Corporation (ngày 20 tháng 7 năm 2000). “1164 packages quick reference card” (PDF). 1.0. Qualis Design Corporation.
• Janick Bergeron, "Writing Testbenches: Functional Verification of HDL Models", 2000, ISBN 0-7923-7766-4. (The HDL Testbench Bible)

Liên kết ngoài

• IEEE VASG (VHDL Analysis and Standardization Group), nhóm công tác chính thức của VHDL
• Nhóm tin Usenet comp.lang.vhdl (liên kết: Usenet, Google Groups)
• Trang FAQ (các câu hỏi thường gặp) tại VHDL.org (trang chủ của Tổ chức Sáng kiến Hệ thống Accellera)
• Ví dụ và thủ thuật lập trình VHDL trên blog cá nhân VHDL Guru.
• Diễn đàn trực tuyến Overmapped. Lưu trữ 2012-01-06 tại Wayback Machine