台湾のVIA TechnologiesがCPUメーカーであることを覚えている人は、どのくらいいるだろうか。同社はすでにリテール向けCPU市場からは撤退しており、その意味ではあまり自作ユーザーには関係ないといえば関係ない。 しかし、同社はCPUビジネスそのものをあきらめた訳ではなく、組み込み市場向けとして、むしろラインナップを拡充する方向にある。また、同社のCPUを搭載したMini-ITXの「Edenプラットフォーム」は比較的容易に入手でき、ちゃんとWindowsやLinuxが動作するとあって、特にコンパクトサイズや静音向けを重視するユーザーには好まれる傾向がある。そんなわけで今回は、VIAのロードマップをご紹介したいと思う。 VIAはもともと、互換チップセットを販売していたベンダーである。それが2000年に、米National Semiconductor社(以下NS)から「Cyrix」、米
Atomのラインアップ TDP(Thermal Design Power):熱設計電力のこと。消費電力とほぼ同じとみなせる。 Intel VT:仮想化支援機能のサポート Intel HT:1つのコアを2つのコアに見せ、2つのスレッドを実行可能とするハイパースレッディング機能のサポート Intel 64:64bit機能のサポート XDビット:バッファ・オーバーフローなどの攻撃を検出可能にする「eXecute Disable bit」のサポート このようにAtomといっても、Z500の一部はIntel VT(仮想化支援機能)をサポートしていたり、ネットトップ向けの230/330ではIntel 64(64bit)に対応していたりと、サポートしている機能は異なっている。ネットブックにおいても、Z520を搭載した機種ならばWindows 7の互換機能「Windows XP Mode(Intel VT
●IntelのCPU戦略を根幹から揺るがす Intelに襲いかかった「キャニバリゼーション (Cannibalization:共食い現象)」は、同社のCPU事業の根幹を揺るがしつつある。低コストかつ低消費電力のAtom系CPUが、PC向けCPUの市場を侵食することで、Intelの利益を減らす可能性があるからだ。最悪の場合、非PCの新市場を切り開くというAtomの目的は達成できずに、単にIntelの市場でPC向けCPUをAtomに置き換えるだけで終わってしまうかもしれない。 現在の状況は、9カ月ほど前の記事「ムーアの法則がIntelに逆襲する~Nettop/Netbookの脅威」の中で予測した“バッドシナリオ”を予感させる進み方をしている。この時の記事では、AtomがIntelにとっての新市場を拡大することができず、既存のPC向けCPUを脅かしてしまうというシナリオを予測した。今、日本など一
●HPCを征するNVIDIAを追撃するAMDとIntel NVIDIAはGPUベースのスーパーコンピュータへ。同社のプログラミングフレームワーク「CUDA」によるGPUコンピューティング戦略は、プロセッシングパフォーマンスを求めるコミュニティに浸透しつつある。NVIDIAはCUDA発表以来、大学の研究所など「HPC(High Performance Computing)」系のユーザーを積極的に開拓した。その結果、NVIDIAアーキテクチャは、プロセッシングパフォーマンスに飢えたHPCコミュニティの支持を集めることに成功した。 NVIDIAは、先月開催されたスーパーコンピュータのカンファレンス「SC08(Supercomputing '08)」では、GPUベースのスーパーコンピュータを強く打ち出した。実際に、東京工業大学では、同大学の学術国際情報センター(GSIC)のスーパーコンピューティン
●IDFでNehalemの新フィーチャを公開 Intelは、先週米サンフランシスコで開催した技術カンファレンス「Intel Developer Forum(IDF)」において、発売が迫る「Core i7(Nehalem)」アーキテクチャについてアップデートを行なった。Nehalemの新フィーチャである多段階の「ターボモード(Turbo Mode)」や、電力消費を抑える「パワーゲーティング(Power Gating)」などの省電力機能について紹介。また、来年(2009年)後半に登場する普及版Nehalemであるクアッドコア「Lynnfield(リンフィールド)」とデュアルコア「Havendale(ヘイブンデール)」、モバイル版のクアッドコア「Clarksfield(クラークスフィールド)」とデュアルコア「Auburndale(オーバーンデール)」についても一部情報を明らかにした。 Intel
●L2キャッシュを各コアに持つLarrabee Intelは、グラフィックス製品として投入する「Larrabee(ララビー)」のベースアーキテクチャを明らかにし始めた。Larrabeeについては、8月中に行なわれる「SIGGRAPH」、「Intel Developer Forum (IDF)」、「HotChips」の3つのカンファレンスを通じて明らかにされて行くと見られる。 まず、前回の記事の訂正から。最初の世代のLarrabeeのCPUコア数は、16コアと見られ、前回に10コアと書いたのは間違いだ。Larrabeeでは、4MBのL2キャッシュが、それぞれCPUコアと直結した256KBのL2キャッシュのローカルサブセット(Local Subset)に分割されている。合計では16コアのサブセットL2で、4MBのL2キャッシュを構成する計算となる。65nmプロセス換算で10コアであるため、45
●Nehalemで拡張されなかった要素がx86 CPUの重荷部分 Intelの次期CPU「Nehalem(ネハーレン)」は、極めて強力なマイクロアーキテクチャだが、同時にx86 CPUの抱える弱点も浮き彫りにしている。複雑なx86命令の実行にともなう問題の多くは、解決されないまま残されたからだ。現在のCPUにとって最も重要な電力効率の向上を目指すと、x86命令の複雑性を解決することが難しいからだという。Nehalemは、それ以外の、より効率的にパフォーマンスをアップできる部分にフォーカスしているように見える。 Nehalemではパフォーマンスが上がっても、それ以上にコスト(トランジスタ&電力)が上がるフィーチャは実装しなかったとIntelは説明している。「Nehalemでは、1%電力消費がアップするなら、少なくとも1%のパフォーマンスアップが得られることが原則だ。パフォーマンスが増すものの
●Nehalem CPUコア自体の拡張はインクリメンタル Intelが今年(2008年)第4四半期に投入するのが、次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」だ。Intelは、4月2~3日に中国上海で開催した技術カンファレンス「Intel Developer Forum(IDF)」で、Nehalemのマイクロアーキテクチャの概要を明らかにした。そこで見えてきたのは、現在のCore Microarchitecture(Core MA)の電力効率を維持しながら、ハイエンドシステム向けにパフォーマンスの上限を高めたマイクロアーキテクチャだった。 Nehalemは、完全に新しいマイクロアーキテクチャというわけではない。現行のCore MAをベースに拡張している。それも、Core MAの骨格部分には、ほとんど手を付けずに継承している。言い換えれば、それだけCore MAの高い電力
●シングルコア性能を伸ばすための命令セット改革 Intelは、マルチコア性能だけでなく、シングルCPUコアのパフォーマンスを今後も伸ばす。ただし、従来とは違う方法で。CPUの整数演算と浮動小数点演算の性能のバランスを取って、新しく最適化されたソフトウェアだけでなく、既存のソフトウェアの性能を上げるのが、2002年までのアプローチ。それに対して、2010年以降の方向は、SIMD(Single Instruction, Multiple Data)型の浮動小数点演算の性能にフォーカスし、命令セットを大きく拡張する。また、2005年以降から進展してきたマルチコア化も継続する。 そのため、ソフトウェアはマルチスレッド化だけでなく、新命令セットにも積極的に対応して行かないと、CPUのフルパフォーマンスが発揮できなくなる。つまり、よりソフトウェアやコンパイラへとしわ寄せが行くようになる。逆を言えば、I
●Sandy BridgeとLarrabeeが見えるIntelの命令拡張 Intelは、今後CPUの命令セットアーキテクチャを次々に大きく拡張して行く。Intelは、2010年から先も含めた命令セットロードマップを、4月2~3日に中国・上海で開催した技術カンファレンス「Intel Developer Forum(IDF)」で示した。2010年のCPU「Sandy Bridge(サンディブリッジ)」以降は、主に、命令セットを拡張することで、CPUコアの性能を飛躍させて行く。 Intelは、そのための土台となる新命令拡張「Intel Advanced Vector Extensions (Intel AVX)」をSandy Bridgeから導入する。AVXでは、SIMD(Single Instruction, Multiple Data)演算の幅を従来の128bitsから256bitsに拡張す
●L2キャッシュまでを含んだCPUコアブロック Intelは、4月2~3日にかけて中国上海で開催されている技術カンファレンス「Intel Developer Forum(IDF)」において、次期CPUマイクロアーキテクチャ「Nehalem(ネハーレン)」の概要を発表した。 Nehalemは一言で説明すると、現在のCore Microarchitecture(Core MA)の骨格に、新たにSMT(Simultaneous Multi-Threading)や3階層のキャッシュ、階層化したTranslation Lookaside Buffer (TLB)や分岐予測ユニットを始め、さまざまな機能を加えることでCPUコアのパフォーマンスアップを図ったCPUだ。加えて、高速インターコネクト「QuickPath Interconnect(QPI)」とDDR3 DRAMインターフェイスを実装し、システ
基調講演を行なうIntel上級副社長でデジタルエンタープライズ事業部担当のPatrick P.ゲルシンガー氏。以前レーシック手術でメガネが不要になったとのことだったが、また復活したようである 4月2日(現地時間) 開催 会場:上海国際コンベンションセンター IDF初日、最初の基調講演は、太鼓の演奏で始まった。昨年(2007年)のIDF北京でも最初に踊りが披露されたが、同じような演出である。Intelが中国になじんでいることを示したいのか、あるいは、こういうスタイルが中国では普通なのかはよくわからない。 オープニングの挨拶のあと、デジタル・エンタープライズグループ担当のパット・ゲルシンガー(Pat Gelsinger)氏が登場。同氏は、デスクトップやサーバー向けCPUなどを担当している。 基調講演のタイトルは、「From Peta FLOPs to Milli Watts」(Peta FLO
●低消費電力と低コストがAtomの武器 Intelは「Atomプロセッサ(Silverthorne:シルバーソーン)」と、Atomをベースとしたプラットフォーム「Centrino Atom(Menlow:メンロー)」プロセッサテクノロジを正式発表した。現在、上海で開催されているIntelの技術カンファレンス「Intel Developer Forum(IDF)」でアナウンスを行なった。IDFでの発表内容の詳細は後ほどレポートするが、ここでは、現時点で明らかになったAtomの概要をまとめたい。
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く