La versin digital de esta tesis est protegida por la Ley de Derechos de Autor del

Ecuador.
Los derechos de autor han sido entregados a la ESCUELA POLITCNICA
NACIONAL bajo el libre consentimiento del (los) autor(es).
Al consultar esta tesis deber acatar con las disposiciones de la Ley y las
siguientes condiciones de uso:
Cualquier uso que haga de estos documentos o imgenes deben ser slo para
efectos de investigacin o estudio acadmico, y usted no puede ponerlos a
disposicin de otra persona.
Usted deber reconocer el derecho del autor a ser identificado y citado como el
autor de esta tesis.
No se podr obtener ningn beneficio comercial y las obras derivadas tienen
que estar bajo los mismos trminos de licencia que el trabajo original.
El Libre Acceso a la informacin, promueve el reconocimiento de la originalidad de
las ideas de los dems, respetando las normas de presentacin y de citacin de
autores con el fin de no incurrir en actos ilegtimos de copiar y hacer pasar como
propias las creaciones de terceras personas.
Respeto hacia s mismo y hacia los dems.

ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERA ELCTRICA Y
ELECTRNICA

ESTUDIO, SIMULACIN E IMPLEMENTACIN DE ESTNDARES

DE CIFRADO SIMTRICO, UTILIZANDO MATLAB, VHDL Y FPGA

PROYECTO PREVIO A LA OBTENCIN DEL TTULO DE INGENIERO EN

ELECTRNICA Y REDES DE INFORMACIN

GRANDA GALARZA MARA FERNANDA

ferchapisca12@gmail.com
REINA PREZ VERLAINE LEANDRO
leopiscofer@gmail.com

DIRECTOR: DR. ROBIN LVAREZ RUEDA.

robin.alvarez@epn.edu.ec

Quito, Diciembre 2012

ii

DECLARACIN
Nosotros, Mara Fernanda Granda Galarza y Verlaine Leandro Reina Prez,
declaramos bajo juramento que el trabajo aqu descrito es de nuestra autora;
que no ha sido previamente presentada para ningn grado o calificacin
profesional; y, que hemos consultado las referencias bibliogrficas que se
incluyen en este documento.
A travs de la presente declaracin cedemos nuestros derechos de propiedad
intelectual correspondientes a este trabajo, a la Escuela Politcnica Nacional,
segn lo establecido por la Ley de Propiedad Intelectual, por su Reglamento y por
la normatividad institucional vigente.

__________________________
Mara Fernanda Granda Galarza

__________________________
Verlaine Leandro Reina Prez

iii

CERTIFICACIN

Certifico que el presente trabajo fue desarrollado por Mara Fernanda Granda
Galarza y Verlaine Leandro Reina Prez, bajo mi supervisin.

________________________________
Ing. Robin lvarez Rueda, MSc, PhD
DIRECTOR DEL PROYECTO

iv

AGRADECIMIENTO
A mis padres, hermanos y sobrino por el apoyo incondicional en cada momento
de mi vida.
A mi compaero de Tesis, por todo este tiempo juntos.
A nuestro Director de Proyecto: Dr. Robn lvarez, por creer en este trabajo.

Mara Fernanda.

AGRADECIMIENTO
A mi madre, mis abuelitos

y tos, por estar siempre en los momentos ms

difciles.
A mi compaera de tesis, por toda la dedicacin y empeo para sacar adelante el
proyecto.
Al PhD Robn lvarez, por brindarnos su apoyo incondicional.
A mis amigos, por todos los momentos compartidos en la Escuela Politcnica
Nacional.

Leandro.

vi

DEDICATORIA

A mis padres, hermanos y amigos por todo el apoyo.

Mara Fernanda.

vii

DEDICATORIA

Por tu ternura y valenta.

A mi madre.

Leandro.

viii

NDICE DE CONTENIDOS
DECLARACIN ........................................................................................................... ii
CERTIFICACIN ........................................................................................................ iii
AGRADECIMIENTO .................................................................................................... iv
AGRADECIMIENTO ..................................................................................................... v
DEDICATORIA ............................................................................................................ vi
DEDICATORIA ........................................................................................................... vii
RESUMEN ................................................................................................................ xix
PRESENTACIN ....................................................................................................... xx

CONTENIDO
CAPTULO 1 ........................................................................................................................... . 1
INTRODUCCIN ....................................................................................................................... 1
1.1 CONCEPTOS .................................................................................................... 1
1.2 CLASIFICACIN DE CRIPTOSISTEMAS ......................................................... 1
1.2.1

SISTEMAS DE CIFRADO CLSICO ....................................................... 2

1.2.1.1 Transposicin .......................................................................................... 2

1.2.1.2 Sustitucin ............................................................................................... 3
1.2.1.2.1 Cifrado monoalfabtico ......................................................................... 3
1.2.1.2.2 Cifrado polialfabtico ............................................................................ 8
1.2.2

SISTEMAS DE CIFRADO MODERNO .................................................. 14

1.2.2.1 Cifrado en flujo....................................................................................... 14

1.2.2.2 Cifrado en bloque .................................................................................. 15
CAPTULO 2 ........................................................................................................................... 22
ESTNDAR DE CIFRADO DE DATOS (DES) Y ESTNDAR SIMPLE DE CIFRADO
DE DATOS (S-DES) ................................................................................................................. 22
2.1 S-DES ............................................................................................................... 22
2.1.1 GENERACIN DE SUBLLAVES Ks1 Y Ks2 ................................................... 22
2.1.1.1 Permutacin P10 ................................................................................... 23
2.1.1.2 Shift 1 ..................................................................................................... 24

ix

2.1.1.3 Permutacin P8 ..................................................................................... 26

2.1.1.4 Shift 2 ..................................................................................................... 27
2.1.2 CIFRADO S-DES. ........................................................................................... 30
2.1.2.1 Permutacin inicial PI ............................................................................ 31
2.1.2.2 Funcin FK1........................................................................................... 32
2.1.2.3 SW ......................................................................................................... 39
2.1.2.4 Funcin FK2........................................................................................... 40
2.1.3 DESCRIPCIN INTERFAZ GRFICA DE MATLAB PARA S-DES. .............. 41
2.1.4 DISEO DEL SISTEMA DE CIFRADO S-DES USANDO FPGA ................. 43
2.1.4.1 Bloque de generacin de llave y texto cifrado ....................................... 45
2.1.4.1.1 Entidad llave_Expansion ..................................................................... 47
2.1.4.1.2 Entidad cifrador ............................................................................................ 50
2.1.4.2 Bloque UART ......................................................................................... 54
2.2 DES .................................................................................................................... 59
2.2.1 GENERACIN SUBLLAVES Ks1, Ks2,, Ks16 ...................................... 61
2.2.1.1 Permutacin PC1 ............................................................................................ 62
2.2.1.2 Desplazamiento izquierda .............................................................................. 63
2.2.1.3 Permutacin PC2............................................................................................. 68
2.2.1.4 Generacin de las Subllaves Ks2, Ks3, Ks4,, Ks16 .............................. 68
2.2.2 CIFRADO .................................................................................................. 71
2.2.2.1 Permutacin IP .................................................................................................. 72
2.2.2.2 Rondas .............................................................................................................. 73
2.2.2.3 SWAP .................................................................................................... 85
2.2.2.4 Permutacin IP-1 .................................................................................... 85
CAPTULO 3 ........................................................................................................................... 90
ESTNDAR DE CIFRADO AVANZADO (AES) ................................................................. 90
3.1 INTRODUCCIN AES (ADVANCED ENCRYPTION STANDARD) .................. 90
3.1.1 PROCESO DE SELECCIN ............................................................................ 90
3.1.2 BLOQUES DE ENTRADA Y SALIDA............................................................ 92
3.1.3 NOTACIN .......................................................................................................... 92
3.1.4 AES Y CAMPOS FINITOS ................................................................................. 96
3.2 FUNCIONAMIENTO DE AES ....................................................................................... 97

3.2.1 EXPANSIN DE LLAVE .......................................................................... 97

3.2.1.1 Palabras W[0], W[1], W[2] y W[3] ........................................................ 99
3.2.1.2 Palabras mltiplos de W[Nk]............................................................... 101
3.2.1.3 PALABRAS NO MLTIPLOS DE Nk=4, W[5], W[6], W[7], W[9],
.W[43] ............................................................................... 110
3.2.2 CIFRADO .............................................................................................. 111
3.2.2.1 Ronda inicial ....................................................................................... 112
3.2.2.2 Ronda 1 ............................................................................................... 112
3.2.2.3 Rondas 2, 3, 4, 5, 6, 7, 8 y 9 ............................................................... 119
3.2.2.4 Ronda 10 ............................................................................................. 120
3.2.3 DESCIFRADO ....................................................................................... 122
3.2.3.1 Ronda 1 ............................................................................................................. 122
3.2.3.3 Ronda Final ..................................................................................................... 125
3.2.4 DESCRIPCIN INTERFAZ GRFICA DE MATLAB PARA AES. ......... 126
3.3 DISEO DE UN SISTEMA DE CIFRADO AES USANDO FPGA ................. 127
3.3.1 CONSIDERACIONES DE DISEO ....................................................... 129
3.3.2 DESCRIPCIN EN VHDL DEL ESTNDAR AES................................. 130
3.3.2.1 Bloque UART....................................................................................... 130
3.3.2.2 Bloque Cifrador.................................................................................... 138
3.3.2.3 Bloque comparador activador .............................................................. 154
3.3.2.4 Bloque paralelo serial .......................................................................... 155
3.3.3 MDULO EN MATLAB DE ENVO Y RECEPCIN DE DATOS ........... 157
CAPTULO 4 ......................................................................................................................... 160
PRUEBAS Y RESULTADOS .............................................................................................. 160
4.1 Resultados S-DES .......................................................................................... 160
4.1.1 S-DES EN MATLAB ................................................................................... 160
4.1.2 S-DES EN VHDL ........................................................................................ 162
4.1.2.1 Sntesis ................................................................................................................. 162
4.1.2.2 Implementacin ........................................................................................ 163
4.1.2.3 Pruebas .................................................................................................... 165
4.2 RESULTADOS DES .................................................................................... 168
4.2.1 DES EN MATLAB ....................................................................................... 168

xi

4.3 Resultados AES ........................................................................................... 171

4.3.1 AES EN MATLAB ...................................................................................... 171
4.3.2 AES EN VHDL ....................................................................................................... 173
4.3.2.1 Sntesis .................................................................................................... 173
4.3.2.2 Implementacin ....................................................................................... 174
4.3.2.3 Pruebas ................................................................................................ 176
CAPTULO 5 .......................................................................................................................... 180
5.1 CONCLUSIONES .......................................................................................... 180
5.2 RECOMENDACIONES ................................................................................. 182

xii

NDICE DE FIGURAS
CAPTULO 1 .............................................................................................................. 1
Figura 1-1. Sistemas de cifrado clsico. ...................................................................... 2
Figura 1-2 Distribucin de las letras en un texto comn en espaol. ........................ 3
Figura 1-3. Distribucin de las letras en un texto comn en ingls. ........................... 3
Figura 1-4. Texto en espaol. Libro: El mundo y sus demonios, pags: 43-44. ........... 4
Figura 1-5. Resultado de distribucin de letras de un texto en espaol. ................... 5
Figura 1-6. Texto en ingls. Libro: The Demon-Haunted, pags: 27-28...................... 6
Figura 1-7. Resultado de distribucin de letras en ingls. .......................................... 6
Figura 1-8. Alfabeto cifrado Csar. .............................................................................. 6
Figura 1-9. Ejemplo cifrado Csar. .............................................................................. 7
Figura 1-10. Resultado criptoanlisis cifrado Csar. ................................................... 8
Figura 1-11. Cifrado polialfabtico............................................................................... 9
Figura 1-12. Representacin grfica del cifrado Vernam. ........................................ 10
Figura 1- 13. Ejemplo cifrado Vigenre. .................................................................... 12
Figura 1-14. Funcionamiento cifrado Vigenre.......................................................... 12
Figura 1-15. Resultado cifrado Vigenre. .................................................................. 13
Figura 1-16. Funcionamiento descifrado Vigenre. ................................................... 13
Figura 1-17. Ejemplo de descifrado Vigenre. .......................................................... 13
Figura 1-18. Sistemas de cifrado moderno................................................................ 15
Figura 1-19. Cifrado simtrico. .................................................................................. 16
Figura 1-20. Red clsica de Feistel. .......................................................................... 17
Figura 1-21. Modo EBC. ........................................................................................... 18
Figura 1-22. Modo CBC. .......................................................................................... 19
Figura 1-23. Cifrado asimtrico. ................................................................................ 20
CAPTULO 2 ............................................................................................................ 22
Figura 2-1. Representacin grfica del cifrado S-DES. ............................................. 22
Figura 2-2. Diagrama de flujo de la permutacin P10. ............................................. 24
Figura 2-3. Diagrama del desplazamiento shift1 y shift2. .......................................... 25
Figura 2-4. Diagrama de flujo del desplazamiento shift1. .......................................... 26

xiii

Figura 2-5. Diagrama de la permutacin P8, para obtener la subllave Ks1. ............. 28
Figura 2-6. Diagrama de flujo shift2. ......................................................................... 29
Figura 2-7. Representacin detallada del proceso de cifrado S-DES. ..................... 30
Figura 2-8. Diagrama de flujo de la permutacin inicial PI. ....................................... 32
Figura 2-9. Diagrama de flujo de la permutacin E/P. ............................................... 34
Figura 2-10. Valores n1, n2, n3, n4, correspondientes a la permutacin E/P. .......... 34
Figura 2-11. Operacin xor....................................................................................... 35
Figura 2-12. Asignacin de valores de las cajas S0 yS1. ....................................... 36
Figura 2-13. Diagrama de flujo de la sustitucin S0 yS1. ......................................... 37
Figura 2-14. Diagrama de flujo correspondiente a la permutacin P4....................... 39
Figura 2-15. Diagrama de flujo de la permutacin PI-1. ............................................. 42
Figura 2-16. Interfaz grfica S-DES. ......................................................................... 42
Figura 2-17. Diagrama de flujo Interfaz grfica S-DES. ............................................ 43
Figura 2-18. Diseo de un sistema de cifrado usando S-DES. ................................. 44
Figura 2-19. Esquema RTL de la entidad SDES. ..................................................... 45
Figura 2-20. Esquema RTL interno de la entidad SDES. ......................................... 46
Figura 2-21. Esquema RTL interno de la entidad llave_Expansion. ......................... 48
Figura 2-22. Simulacin entidad llave_Expansion. ................................................... 50
Figura 2-23. Esquema RTL interno de la entidad cifrador. ....................................... 51
Figura 2-24. Esquema RTL interno de la entidad FK. ............................................... 52
Figura 2-25. Simulacin entidad cifrador. .................................................................. 53
Figura 2-26. Esquema RTL del sistema de cifrado S-DES. ...................................... 53
Figura 2-27. Transmisin de un byte. ........................................................................ 54
Figura 2-28. Esquema RTL de la entidad uart. ......................................................... 54
Figura 2-29. Diagrama RTL interno de la entidad uart .............................................. 55
Figura 2-30. Diagrama ASM de la mquina de estados del receptor. ....................... 56
Figura 2-31. Cifrado DES. ......................................................................................... 61
Figura 2-32. Permutacin PC-1. ............................................................................... 62
Figura 2-33. Diagrama de flujo correspondiente a la permutacin PC1. .................. 64
Figura 2-34. Representacin grfica del desplazamiento a la izquierda. ................. 65
Figura 2-35. Ci-1 y Di-1. ............................................................................................ 65
Figura 2-36. Desplazamiento Ci-1 y Di-1. ................................................................. 66
Figura 2-37. Agrupacin LCST. .................................................................................. 66

xiv

Figura 2-38. Diagrama de flujo correspondiente al desplazamiento a la izquierda. . 67

Figura 2-39. Diagrama de flujo correspondiente a la permutacin PC2. ................... 69
Figura 2-40. Generacin subllaves Ks1,Ks2.Ks16. ................................................ 70
Figura 2-41. Divisin del texto plano en bloques de 8 caracteres. ............................ 72
Figura 2-42. Diagrama de flujo correspondiente a la permutacin IP........................ 74
Figura 2-43. Estructura interna de una ronda. .......................................................... 75
Figura 2-44. Diagrama de flujo correspondiente a la permutacin EP. ..................... 77
Figura 2-45. Proceso de sustitucin de las cajas S. .................................................. 78
Figura 2-46. Ejemplo de seleccin de los valores de la Caja S1. .............................. 80
Figura 2-47. Diagrama de flujo de las cajas S. .......................................................... 81
Figura 2-48. Diagrama de flujo de la permutacin P. ................................................ 83
Figura 2-49. Diagrama de flujo de las permutacin IP-1. ........................................... 86
Figura 2-50. Interfaz grfica desarrollada en MatLab para el algoritmo DES. ........... 87
Figura 2-51. Diagrama de flujo del comportamiento de la interfaz en MatLab. ......... 88
CAPTULO 3 ............................................................................................................ 90
Figura 3-1. Bloques de entrada y salida AES, para la etapa de cifrado. ................. 92
Figura 3-2. Representacin grfica cifrado AES, para el caso de una llave de 128
bits. ............................................................................................................................ 98
Figura 3-3. Representacin grfica de la permutacin RotWord. ........................... 102
Figura 3-4. Diagrama de flujo de la transformacin RotWord. ............................... 102
Figura 3-5. Representacin grfica de la transformacin WSubWord. .................... 104
Figura 3-6. Diagrama de flujo de la transformacin SubWord. ............................... 105
Figura 3-7. Representacin grfica de los valores de Rcon(i). ............................... 106
Figura 3-8. Operacin xor entre WSubWord y Rcon [1]. ......................................... 106
Figura 3-9. Diagrama de flujo de la transformacin XorRcon. ................................ 107
Figura 3-10. W[ i- Nk ]. ............................................................................................ 108
Figura 3-11. W [i] = tem XOR W[i-Nk]. .................................................................... 109
Figura 3-12. Diagrama de flujo correspondiente a TempXorW[i-Nk]. ...................... 109
Figura 3-13. Diagrama de flujo correspondiente a palabras no mltiplos de cuatro. 111
Figura 3-14. Ronda Inicial: resultado de la operacin xor entre el texto plano y la
llave. ........................................................................................................................ 112
Figura 3-15. Diagrama de flujo correspondiente a la ronda inicial........................... 113

xv

Figura 3-16. Ejemplo prctico: SubBytes, ronda 1. ................................................ 114

Figura 3-17. Diagrama de flujo correspondiente a SubByte. ................................... 114
Figura 3-18. Permutacin de ShiftRows. ................................................................ 115
Figura 3-19. Ejemplo prctico: ShirfRows, ronda 1. ............................................... 115
Figura 3-20. Diagrama de flujo correspondiente a ShiftRows. ................................ 116
Figura 3-21. MixColumns. ...................................................................................... 116
Figura 3-22. Ejemplo prctico: MixColumns, ronda 1. ............................................. 117
Figura 3-23. Diagrama de flujo correspondiente a MixColumns. ............................. 118
Figura 3-24. Ejemplo prctico: Xor, ronda 1. .......................................................... 119
Figura 3-25. Diagrama de flujo correspondiente a operacin Xor. .......................... 120
Figura 3-26. Ejemplo prctico: SubBytes, ronda 10. .............................................. 121
Figura 3-27. Ejemplo prctico: ShirftRows, ronda 10. ............................................. 121
Figura 3-28. Suma llave de etapa, ronda 10. .......................................................... 122
Figura 3-29. Representacin grfica del descifrado AES. ....................................... 123
Figura 3-30. ShiftRows inversa. .............................................................................. 124
Figura 3-31. MixColums inversa. ............................................................................. 125
Figura 3-32. Interfaz grfica cifrado AES. .............................................................. 126
Figura 3-33. Diagrama de flujo correspondiente a la interfaz grfica. ..................... 128
Figura 3-34. Arquitectura del cifrador AES. ............................................................. 129
Figura 3-35. Diagrama RTL interno del modulo FPGA. ........................................... 131
Figura 3-36. Diagrama RTL total UART. ................................................................. 131
Figura 3-37. Diagrama RTL interno UART. ............................................................. 132
Figura 3-38. Fifo de transmisin. ............................................................................. 134
Figura 3-39. Fragmento de cdigo del estado idle. ................................................ 136
Figura 3-40. Fragmento de cdigo del estado start. ............................................... 136
Figura 3-41. Fragmento de cdigo del estado data. ............................................... 137
Figura 3-42. Fragmento de cdigo del estado stop. ............................................... 137
Figura 3-43. Diagrama RTL correspondiente a la entidad cifrador. ......................... 138
Figura 3-44. Diagrama RTL interno de la entidad cifrador. .................................... 139
Figura 3-45. Simulacin entidad inpu_ronda_inicial. ............................................... 141
Figura 3-46. Diagrama RTL interno de la entidad ronda. ....................................... 142
Figura 3-47. Fragmento del cdigo de la entidad subByte. .................................... 143
Figura 3-48. Simulacin entidad subByte, ronda1. .................................................. 143

xvi

Figura 3-49. Fragmento del cdigo de la entidad shiftRows. .................................. 144

Figura 3-50. Simulacin entidad shiftRows, ronda1. ............................................... 144
Figura 3-51. Fragmento de cdigo de la entidad mix_columns. ........................... 147
Figura 3-52. Simulacin entidad mix_columns, ronda1. .......................................... 148
Figura 3-53. Fragmento de cdigo de la entidad opr_xor. ...................................... 149
Figura 3-54. Simulacin entidad opr_xor, ronda1.................................................... 149
Figura 3-55. Diagrama RTL interno de la entidad ronda 10. .................................. 150
Figura 3-56. Diagrama RTL interno de la entidad LLAVE_MULTIPLO_4. ............. 152
Figura 3-57. Fragmento de cdigo de la entidad AfterRotWord. ........................... 153
Figura 3-58. Fragmento de cdigo de la entidad AfterSubWord. ........................... 153
Figura 3-59. Simulacin entidad cifrador. ................................................................ 154
Figura 3-60. Diagrama RTL interno de la entidad comparador_activador. ............. 154
Figura 3-61. Diagrama RTL interno de la entidad registro. .................................... 156
Figura 3-62. Fragmento de cdigo de la entidad registro. ..................................... 156
Figura 3-63. Interfaz grfica de envi y recepcin de datos. .................................. 157
CAPTULO 4 .......................................................................................................... 160
Figura 4-1. Ejemplo cifrado S-DES. ........................................................................ 161
Figura 4-2. Ejemplo realizado en Simplified DES Calculator ................................... 162
Figura 4-3. Archivo .UCF de asignacin de pines en el dispositivo FPGA. ............. 163
Figura 4-4. Ubicacin de puertos del sistema de cifrado S-DES. ............................ 164
Figura 4-5. Archivo testuart.bit, cargado en el dispositivo FPGA. .......................... 165
Figura 4-6. Archivo testuart.bit, cargado en el dispositivo FPGA en forma
satisfactoria. ............................................................................................................ 165
Figura 4-7. Elementos para ejecutar el cifrador S-DES con un dispositivo FPGA.. 166
Figura 4-8. Resultado del cifrador obtenido en la tarjeta de entrenamiento. .......... 168
Figura 4-9. Ejemplo cifrado en algoritmo DES. ....................................................... 169
Figura 4-10. Interfaz safeDES. ............................................................................... 169
Figura 4-11. Ingreso del texto plano en la interfaz safeDES. ................................. 170
Figura 4-12. Ingreso de la llave en la interfaz safeDES. ........................................ 170
Figura 4-13. Texto cifrado en el programa safeDES. ............................................. 171
Figura 4-14. Ejemplo prctico: cifrado con AES en MatLab. ................................... 172
Figura 4-15. Ejemplo prctico: descifrado con AES en MatLab. ............................. 173

xvii

Figura 4-16. Archivo .UCF de asignacin de pines en el dispositivo FPGA. ........... 175
Figura 4-17. Ubicacin de puertos del sistema de cifrado AES............................... 176
Figura 4-18. Ejemplo prctico: sistema de cifrado AES usando un dispositivo
FPGA. ..................................................................................................................... 177
Figura 4-19. Ingreso texto plano para el proceso de cifrado AES en openssl. ........ 178
Figura 4-20. Resultado cifrado AES en openssl. ..................................................... 179

xviii

NDICE DE TABLAS
CAPTULO 1 .............................................................................................................. 1
Tabla 1-1. Tabla de datos de un texto en espaol ...................................................... 4
Tabla 1-2. Tabla de datos de un texto en ingls.......................................................... 5
Tabla 1-3. Cdigo Baudot. [1.1].................................................................................. 9
Tabla 1-4. Ejemplo cifrado Vernam. .......................................................................... 10
Tabla 1-5. Ejemplo descifrado Vernam. .................................................................... 11
Tabla 1-6. Tabla de Vigenre. [1.5] .......................................................................... 11
CAPTULO 2 ............................................................................................................ 22
Tabla 2-1. Permutacin P10. [2.1] ............................................................................. 26
Tabla 2-2. Permutacin P8. [2.1] ............................................................................... 26
Tabla 2-3. Permutacin Inicial PI. [2.1] ..................................................................... 31
Tabla 2-4. Permutacin E/P. [2.1] ............................................................................ 33
Tabla 2-5. Permutacin P4. [2.1] .............................................................................. 38
Tabla 2-6. Permutacin PI-1. [2.1] ........................................................................... 41
Tabla 2-7. Permutacin PC1. [2.1] ............................................................................ 63
Tabla 2-8. Permutacin PC2. [2.1] ............................................................................ 68
Tabla 2-9. Valor de desplazamiento para generacin de subllaves. ......................... 70
Tabla 2-10. Permutacin IP. [2.1] .............................................................................. 73
Tabla 2-11. Permutacin EP. [2.1] ............................................................................ 76
Tabla 2-12. Cajas S del algoritmo DES. .................................................................... 79
Tabla 2-13. Resultado cajas S del algoritmo DES..................................................... 80
Tabla 2-14. Permutacin P. [2.1] ............................................................................... 82
Tabla 2-15. Permutacin IP-1. [2.1] ........................................................................... 85
CAPTULO 3 ............................................................................................................ 90
Tabla 3-1. Valores hexadecimales. ........................................................................... 94
Tabla 3-2. Valores de Nk y Nr. .................................................................................. 96
Tabla 3-3. Caja-S.

[3.2] ........................................................................................ 103

Tabla 3-4. Palabras W[i]. ......................................................................................... 110

xix

RESUMEN

La necesidad de comunicarnos de forma segura por medios digitales, requiere del

desarrollo de aplicaciones computacionalmente seguras, las mismas que estn
basadas en estndares y algoritmos matemticos. De todos estos, el estndar
AES es quiz uno de los ms seguros y ms usados en una amplia gama de
aplicaciones.

Si bien la utilizacin de dichos algoritmos se lo hace diariamente, este trabajo

aporta con un estudio detallado de los estndares de cifrado simtrico, DES y
AES

su

simulacin

en

MatLab,

exponindolos

de

forma

didctica.

Adicionalmente se realiza la implementacin en hardware del cifrado S-DES y

AES: la programacin de los algoritmos se la realiza empleando el lenguaje de
descripcin de hardware VHDL dentro del software de desarrollo ISE Project
Navigator 13.1, y su implementacin en una tarjeta de entrenamiento XUPV5LX110T, que posee un chip FPGA Xilinx Virtex-5 XC5VLX110T de Xilinx. El
estndar AES es implementado con una llave y texto plano, ambos de 128 bits.
Estos datos son enviados a la tarjeta de entrenamiento, desde una interfaz grfica
usando MatLab a travs de la interfaz serial. Los resultados obtenidos tanto de la
simulacin en MatLab como de su implementacin en el FPGA han sido
verificados empleando aplicaciones comerciales.

xx

PRESENTACIN
Este proyecto presenta el estudio, simulacin de S-DES, DES y AES, usando
MatLab, as como los procesos de descripcin VHDL, sntesis e implementacin
en un FPGA, del cifrado S-DES y el estndar AES.
El desarrollo de este proyecto se divide en cinco captulos:
Captulo 1: Introduccin. Este captulo comienza presentando una breve
descripcin de los estndares de cifrado desde los tradicionales hasta los
modernos. El estudio se realiza en orden cronolgico al desarrollo y evolucin de
los estndares de cifrado, as como una descripcin didctica de los estndares
ms representativos.
Captulo 2: S-DES y DES. Se expone inicialmente el cifrado S-DES, de una forma
introductoria, realizando cada una de las etapas de cifrado y desarrollando paso a
paso un ejemplo, adicionalmente se realiza el diseo e implementacin de este
cifrado en el dispositivo FPGA. Continuando con el desarrollo del captulo, se
realiza el estudio del estndar DES y se detalla el proceso para la implementacin
en MatLab.
Captulo 3: AES. El captulo inicia con el estudio del estndar AES y su desarrollo
en MatLab, es importante indicar que el fundamento matemtico para este estudio
se detalla en los anexos 9 y 10; a continuacin se explica el diseo, para la
implementacin en hardware del estndar, as como el proceso de sntesis. Por
ltimo se realizan las pruebas de comprobacin de resultados.
Captulo 4: PRUEBAS Y RESULTADOS. Se expone inicialmente el resultado de
un ejemplo prctico para la implementacin del cifrado S-DES en MatLab y luego
se desarrolla el mismo ejemplo para la implementacin en el dispositivo FPGA; a
continuacin se expone un ejemplo para el cifrado DES en MatLab y la respectiva
comprobacin de resultados. Por ltimo se realiza el mismo procedimiento para el
estndar AES en MatLab y VHDL.

xxi

Captulo 5: Conclusiones y recomendaciones. Se expone las conclusiones y

recomendaciones obtenidas durante el desarrollo del proyecto.
Como un soporte adicional, al final del documento, se presentan varios anexos:
estos son esenciales
anteriormente.

para facilitar la comprensin de los captulos tratados

CAPTULO 1
INTRODUCCIN
1.1 CONCEPTOS
Esta seccin define los conceptos bsicos de cifrado:

Texto plano: es el mensaje o los datos originales.

Texto cifrado: es el mensaje ilegible, depende del texto plano y la llave.

Criptografa: la palabra criptografa, se deriva de dos vocablos griegos:

"kryptos" (ocultar) y "graphia" (escribir). Esta tcnica consiste en
transformar un texto original, dato o texto plano, en una forma de texto
ilegible o texto cifrado, con el fin de proteger el contenido del texto plano,
de manera que solo las partes involucradas poseedoras de

la llave,

conozcan el contenido original.

Criptoanlisis: es la tcnica, mediante la cual se trata de descubrir el texto

plano, sin conocer la llave utilizada en el proceso de cifrado, esto se
consigue analizando las vulnerabilidades en el mtodo de cifrado.

1.2 CLASIFICACIN DE CRIPTOSISTEMAS

Existen varias formas de clasificar los criptosistemas,

entre ellas por el

tratamiento de la informacin o por el tipo de llave, para este estudio lo

realizaremos con relacin a la historia de la criptografa en:

Sistemas de cifrado clsico.

Sistemas de cifrado moderno.

Se realizar una descripcin breve de los algoritmos ms representativos.

1.2.1 SISTEMAS DE CIFRADO CLSICO

Los mtodos de cifrado clsico,

utilizan tcnicas como: la sustitucin,

permutacin o desplazamiento de smbolos. En la figura 1-1, se muestra una

clasificacin detallada de esta tcnica de cifrado.

TRANSPOSICIN

SUSTITUCIN

GRUPOS

MONOALFABTICA

POLIALFABTICA

ESCTALA
NO PERIDICA

SERIE
COLUMNAS

MONOGRMICA

POLIGRMICA

PERIDICA

VERNAM

FILAS

LINEALES
DIGRMICA

N-GRMICA

PLAYFAIR

HILL

PROGRESIVOS
ENIGMA

ALFABETO
ESTNDAR
ALFABETO
MIXTO

ALFABETO
ESTNDAR

ALFABETO
MIXTO

VIGENRE

OTROS

CSAR
OTROS

Fuente [1.1]
Figura 1-1. Sistemas de cifrado clsico.
Las tcnicas de cifrado clsico fueron descartadas ya que se encontraron
vulnerabilidades por medio del criptoanlisis.
1.2.1.1

Transposicin

La transposicin consiste en cambiar el orden de los datos del texto plano. Los
cifradores por transposicin se desarrollaron en la antigedad, siendo el ms
conocido el desarrollado por los espartanos:

Esctala.

1.2.1.2

Sustitucin

En los cifradores por sustitucin los elementos del texto plano, son cambiados por
otros elementos. De la clasificacin que se observa en la figura 1-1 para el
mtodo de sustitucin se explicar el funcionamiento los siguientes tipos de
cifrado:

Cifrado monoalfabtico Csar

Cifrado polialfabtico Vernam y Vigenre

1.2.1.2.1 Cifrado monoalfabtico

Realiza permutaciones de los componentes del alfabeto, por lo que a un
componente del alfabeto le corresponder uno y solo un componente del mismo
alfabeto esto segn la regla de desplazamiento empleada, para el caso del
castellano se emplearn las 27 letras del mismo. Uno de los ms comunes es el
cifrado Csar.
La debilidad de este tipo de cifrados, es la frecuencia con la que ciertas letras de
distintos alfabetos se repiten en un texto. Para el caso del espaol las letras ms
frecuentes son la E y A como se observa en la figura 1-2, mientras que en el
ingls son las E y la T indicado en la figura 1-3.

Figura 1-2. Distribucin de las letras en un

Esta
distribucin
de frecuencia
puede
se
texto
comn
en espaol.
Fuente
[1.2]

Figura 1-3. Distribucin de las letras en un

texto comn en ingls.
Fuente [1.2]

Ejemplo de Distribucin de letras de un texto en espaol

Se selecciona un texto en espaol, cuyas caractersticas se especifican en la
tabla 1-1.
Caractersticas de texto en espaol
Nombre del libro
El mundo y sus demonios
Autor

Carl Sagan

Pgina

43-44

Total de letras

2402

Tabla 1-1. Tabla de datos: texto espaol.

El texto a ser analizado se muestra en la figura1-4. Las letras maysculas y
minsculas sern tomadas en cuenta como una misma letra, como ejemplo si se
tiene: A y a, se contar como 2 valores a la letra a.

Yo fui nio en una poca de esperanza. Quise ser cientfico desde mis primeros das de escuela. El momento en que cristaliz mi deseo lleg
cuando capt por primera vez que las estrellas eran soles poderosos, cuando constat lo increblemente lejos que deban de estar para aparecer
como simples puntos de luz en el cielo. No estoy seguro de que entonces supiera siquiera el significado de la palabra ciencia, pero de alguna manera
quera sumergirme en toda su grandeza. Me llamaba la atencin el esplendor del universo, me fascinaba la perspectiva de comprender cmo
funcionan realmente las cosas, de ayudar a descubrir misterios profundos, de explorar nuevos mundos... quiz incluso literalmente. He tenido la
suerte de haber podido realizar este sueo al menos en parte. Para m, el romanticismo de la ciencia sigue siendo tan atractivo y nuevo como lo fuera
aquel da, hace ms de medio siglo, que me ensearon las maravillas de la Feria Mundial de 1939.
Popularizar la ciencia intentar hacer accesibles sus mtodos y descubrimientos a los no cientficos es algo que viene a continuacin, de manera
natural e inmediata. No explicar la ciencia me parece perverso. Cuando uno se enamora, quiere contarlo al mundo. Este libro es una
declaracin personal que refleja mi relacin de amor de toda la vida con la ciencia.
Pero hay otra razn: la ciencia es ms que un cuerpo de conocimiento, es una manera de pensar. Preveo cmo ser la Amrica de la poca
de mis hijos o nietos: Estados Unidos ser una economa de servicio e informacin; casi todas las industrias manufactureras clave se habrn
desplazado a otros pases; los temibles poderes tecnolgicos estarn en manos de unos pocos y nadie que represente el inters pblico se
podr acercar siquiera a los asuntos importantes; la gente habr perdido la capacidad de establecer sus prioridades o de cuestionar con
conocimiento a los que ejercen la autoridad; nosotros, aferrados a nuestros cristales y consultando nerviosos nuestros horscopos, con las
facultades crticas en declive, incapaces de discernir entre lo que nos hace sentir bien y lo que es cierto, nos iremos deslizando, casi sin darnos cuenta, en
la supersticin y la oscuridad.
La cada en la estupidez de Norteamrica se hace evidente principalmente en la lenta decadencia del contenido de los medios de
comunicacin, de enorme influencia, las cuas de sonido de treinta segundos (ahora reducidas a diez o menos), la programacin de nivel nfimo, las
crdulas presentaciones de pseudociencia y supersticin, pero sobre todo en una especie de celebracin de la ignorancia. En estos momentos, la pelcula
en vdeo que ms se alquila en Estados Unidos es Dumb and Dumber. Beavis y Buttheadi siguen siendo populares (e influyentes) entre los jvenes
espectadores de televisin. La moraleja ms clara es que el estudio y el conocimiento no slo de la ciencia, sino de cualquier cosa son
prescindibles, incluso indeseables.

Fuente [1.3]
Figura 1- 4. Texto en espaol. Libro: El mundo y sus demonios, pags: 43-44.
Los resultados de la distribucin de letras del texto en espaol se muestran en la
figura 1-5.

Distribucin de letras de un texto en espaol

Nmero de repeticiones

344

350
300

245

250
200

149

133 128

150

125
93 99

100
50

200

191

184

171

70
11

24

9 17 15 13

62

15 6

20

23

21
1

14 13

0
a b c d e f g h i j l m n o p q r s t u v x y z
Letras

Figura 1-5. Resultado de distribucin de letras de un texto en espaol.

Ejemplo de distribucin de letras de un texto en ingls
Se selecciona un texto en ingls, cuyas caractersticas se especifican en la tabla
1-2.
Caractersticas del texto en ingls
Nombre del libro

The Demon-Haunted Worls

Autor

Carl Sagan

Pgina

27-28

Total de letras

2070

Tabla 1-2. Tabla de datos de un texto en ingls.

El texto a ser analizado se observa en la figura1-6.
I was a child in a time of hope. I wanted to be a scientist from my earliest school days. The crystallizing moment came when I first caught on that the stars are mighty suns,
when it first dawned on me how staggeringly far away they must be to appear as mere points of light in the sky. I'm not sure I even knew the meaning of the word
'science' then, but I wanted somehow to immerse myself in all that grandeur. I was gripped by the splendour of the Universe, transfixed by the prospect of
understanding how things really work, of helping to uncover deep mysteries, of exploring new worlds - maybe even literally. It has been my good fortune to have had
that dream in part fulfilled. For me, the romance of science remains as appealing and new as it was on that day, more than half a century ago, when I was shown the
wonders of the 1939 World's Fair. Popularizing science - trying to make its methods and findings accessible to non-scientists - then follows naturally
andimmediately. Not explaining science seems to me perverse. When you're in love, you want to tell the world. This book is a personal statement,
reflecting my lifelong love affair with science. But there's another reason: science is more than a body of knowledge; it is a way of thinking. I have a
foreboding of an America in my children's or grandchildren's time - when the United States is a service and information economy; when nearly all the key
manufacturing industries have slipped away to other countries; when awesome technological powers are in the hands of a very few, and no one representing the
public interest can even grasp the issues; when the people have lost the ability to set their own agendas or knowledgeably question those in authority; when,
clutching our crystals and nervously consulting our horoscopes, our critical faculties in decline, unable to distinguish between what feels good and what's true, we slide,
almost without noticing, back into superstition and darkness. The dumbing down of America is most evident in the slow decay of substantive content in the
enormously influential media, the 30-second sound bites (now down to 10 seconds or less), lowest common denominator programming, credulous
presentations on pseudoscience and superstition, but especially a kind of celebration of ignorance. As I write, the number one video cassette rental in America
is the movie Dumb and Dumber. Beavis and Butthead remains popular (and influential) with young TV viewers. The plain lesson is that study and learning not just of science, but of anything - are avoidable, even undesirable.

Fuente [1.4]
Figura 1-6. Texto en ingls. Libro: The Demon-Haunted Worls, pags: 27-28.

Los resultados de distribucin de letras en ingls, se indican en la figura 1-7.

Distribucin letras de un texto en ingls

Nmero de repeticiones

300
250
200
150
256

100

188

161

154

50

64

87

76
45

31

g h

144
109

87
57

45

0
a b c d e

174

154

12

60

38

l m n o p q

54
24

43
3

u v w x

Letras

Figura 1-7. Resultado de distribucin de letras en ingls.

CIFRADO CSAR
Consiste en desplazar las letras del alfabeto tres posiciones hacia adelante como
se puede observar en la figura 1-8, a la letra F, le corresponder nicamente la
letra I, a la G la letra J, as sucesivamente.

Alfabeto sin cifrar

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

D E F G H I J K L M N O P Q R S T U V W X Y Z A B C
Alfabeto cifrado
Figura 1-8. Alfabeto cifrado Csar.

Criptoanlisis cifrado Csar.

Utilizando la figura 1-9, podemos cifrar la siguiente frase: HOLA MUNDO.

Texto plano

3 desplazamientos a la derecha

Llave
Texto cifrado

Figura 1-9. Ejemplo cifrado Csar.

Si se considera al texto cifrado como C, al texto plano como P, al proceso

de cifrado como E(P) y al proceso de descifrado como D(C), se tiene:
Texto cifrado C = E(P) = (P + 3) mod 27
Donde mod 27 hace referencia al alfabeto castellano de 27 letras.

El proceso de descifrado sera simplemente desplazar esas tres posiciones

hacia la izquierda:
Texto plano P = D(C) = (C - 3) mod 27

Generalizando se tiene:
C = E(P) = (P + k) mod 27
P = D(C) = (C - k) mod 27
Donde k representa la llave del descifrado es decir el nmero de posiciones
desplazadas que para el ejemplo se puede tomar valores entre 1 y 26. Por
lo tanto para conocer el texto plano sin conocer la llave k lo que se debe
hacer es ensayar de 1 a 26 posibilidades que tiene la llave k, como se
observa en la figura 1-10.

Texto cifrado

k=1

k=2

k=3

Figura 1-10. Resultado criptoanlisis cifrado Csar.

A este tipo de ataques se conoce como fuerza bruta, se ensaya posibilidades de
llave hasta dar con el texto plano.

1.2.1.2.2 Cifrado polialfabtico

A diferencia del cifrado monoalfabtico, en el cifrado polialfabtico se pueden usar
para cifrar a ms del alfabeto, nmeros o smbolos. Una letra del texto plano
puede ser sustituida por diferentes letras, nmeros o smbolos. Como se puede
observar en la figura 1-11, la letra F, puede ser sustituida por la letra X, el nmero
6, o el smbolo , dependiendo de la tcnica de cifrado usada.

Figura 1-11. Cifrado polialfabtico.

CIFRADO VERNAM
Desarrollado por Gilbert Vernam para AT&T en 1917, consiste en realizar la
operacin XOR, entre el texto plano y la llave. La representacin del texto plano y
la llave se toma en base al cdigo Baudot, cuyos valores se indican en la tabla 13.
Los cdigos Baudot representan los carcteres del lenguaje con cinco elementos
que pueden ser el espacio o la marca (el cero y el uno) diseado para
transmisiones telegrficas. [1.1]

Cdigo

Carcter

Binario

Cdigo

Carcter

Binario

Cdigo

Carcter

Binario

Cdigo

Carcter

Binario

00000

Blanco

01000

<

10000

11000

00001

01001

10001

11001

00010

01010

10010

11010

00011

01011

10011

11011

00100

Espacio

01100

10100

11100

00101

01101

10101

11101

00110

01110

10110

11110

00111

01111

10111

11111

Tabla 1-3. Cdigo Baudot. [1.1]

Cifrado
En primer lugar se debe sustituir cada carcter del texto plano y la llave, como
una representacin del cdigo baudot, es decir cada carcter del texto plano y la
llave, sern representados por cinco bits.
A cada carcter del texto plano, sustitudo por su equivalente en el cdigo Baudot,
se denominar Mi.
A cada carcter de la llave, sustitudo por su equivalente en el cdigo Baudot, se
denominar Ki.
Si se considera al texto plano como P, al texto cifrado como C, al proceso de
cifrado E(P) y al proceso de descifrado como D(C), se tiene:
Texto cifrado C = E(P) = (Mi + Ki) mod2 para i = 1,2..N
Texto cifrado C = Mi Ki
Descifrado
El proceso de descifrado, se realiza con la operacin XOR, entre el texto cifrado y
la llave:
Texto plano P = D(C) = Ci Ki = (Mi Ki) Ki

10

Una representacin grfica se ilustra en la figura 1-12.

[1.1]
Figura 1-12. Representacin grfica del cifrado Vernam.
El cifrado Vernam es la base fundamental para los algoritmos simtricos, ya que
estos

dependen del conocimiento de una llave y solo aquel que la conozca,

podr descifrar el mensaje.

Ejemplo de cifrado Vernam

Texto plano: HOLA MUNDO

Llave: SOL

El proceso de cifrado se observa en la tabla 1-4.

Texto plano

Operacin

Resultado

Llave

Xor

Xor

HS

10100 00101

10001

OO

11000 11000

00000

Blanco

LL

10010 10010

00000

Blanco

AS

00011 00101

00110

EspacioO

00100 11000

11100

ML

11100 10010

01110

US

00111 00101

00010

NO

01100 11000

10100

DL

01001 10010

11011

11000 00101

11101

OS

Tabla 1-4. Ejemplo cifrado Vernam.

Ejemplo descifrado Vernam

Texto cifrado: Z I M N=HX

Texto cifrado

11

Llave: SOL

El proceso de descifrado se observa en la tabla 1-5.

Texto cifrado

Operacin

Resultado

Texto

llave

Xor

Xor

plano

ZS

10001 00101

10100

Blanco O

00000 11000

11000

Blanco L

00000 10010

10010

I S

00110 00101

00011

MO

11100 11000

00100

Espacio

NL

01110 10010

11100

=S

00010 00101

00111

HO

10100 11000

01100

11011 10010

01001

11101 00101

11000

XS

Tabla 1-5. Ejemplo descifrado Vernam.

CIFRADO VIGENRE
El cifrado Vigenre, es un ejemplo de cifrado polialfabtico de sustitucin, est
basado en la tabla 1-6.
A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z

A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z

B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A

C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B

D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C

E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D

F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E

G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F

H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G

I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H

J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I

K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J

L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K

M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L

N
O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M

O
P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N

P
Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O

Q
R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P

R
S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q

S
T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R

T
U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S

U
V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T

V
W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U

W
X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V

X
Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W

Tabla 1-6. Tabla de Vigenre. [1.5]

Y
Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X

Z
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y

12

Funcionamiento del cifrado Vigenre

La figura 1-13, est formada por una serie de desplazamientos tipo cifrado
Csar.

Se toma un texto plano, por ejemplo: HOLA MUNDO.

Y una llave: SOL.

Se hace corresponder a cada letra del texto plano, las letras de la llave, las
veces que fueran necesarias, hasta completar el texto plano como se
observa a continuacin:
Texto plano

Llave

Figura 1-13. Ejemplo cifrado Vigenre.

Las letras correspondientes a la llave corresponden a las filas de la tabla 16, y las letras del texto plano corresponden a las columnas de la misma
tabla. Para cifrar el texto hay que encontrar la letra que corresponde tanto a
la llave como al texto plano, como indica la figura 1-14.
Llave

Texto plano

Figura 1-14. Funcionamiento cifrado Vigenre.

13

En el ejemplo el resultado sera el siguiente:

Texto plano

Llave

Texto cifrado

Figura 1-15. Resultado cifrado Vigenre.

Como se observa en el resultado del texto cifrado, a la letra O, del texto

plano, se le asign la letra C y luego la Z, caracterstica de los cifrados
polialfabticos.

Para el proceso de descifrado se recurre al mismo mtodo de cifrado, la

llave es la misma y ahora el texto cifrado es el texto plano, representado en
la figura 1-16.

Texto plano

Llave

Figura 1-16. Funcionamiento descifrado Vigenre.

El resultado se muestra a continuacin:

Texto plano

Llave

Texto cifrado

Figura 1-17. Ejemplo de descifrado Vigenre.

14

1.2.2 SISTEMAS DE CIFRADO MODERNO

Ya en pocas modernas se desarrollaron mquinas de cifrado, mucho ms
eficientes, pero con el desarrollo de dichas mquinas tambin aparecieron
criptoanalistas, (personas que practican el criptoanlisis), capaces de leer el texto
claro sin necesidad de conocer la llave. Por el ao de 1948 Claude Shannon es el
que estableci las bases tericas para la criptologa, que es el conjunto de la
criptografa y el criptoanlisis.
Con las bases, desarrolladas por

Shannon y con el desarrollo de las

computadoras y el mundo digital, los gobiernos, empresas importantes vieron la

necesidad de desarrollar algoritmos de cifrado ms confiables,

creando el

estndar DES para cifrar mensajes de texto, archivos de un disco duro, registros
de una base de datos y en general para cifrar grandes cantidades de datos.
El estudio del cifrado moderno se realizar en base a la figura 1-18, y haciendo
referencia a los mtodos ms utilizados.
1.2.2.1 Cifrado en flujo
El cifrado en flujo es un algoritmo, que realiza el cifrado incrementalmente,
convirtiendo el texto plano en un texto ilegible. Esto se logra construyendo un
generador de flujo de llave.
Un flujo de llave es una secuencia de bits de tamao arbitrario que puede
emplearse para oscurecer los contenidos de un conjunto de datos, combinando el
flujo de llave y de datos mediante la funcin XOR. Si el flujo de llave es seguro, el
de datos cifrados tambin lo ser. [1.7]
En este trabajo no se dar ms detalles ya que este estudio se basar en el
cifrado en bloque.

15

CIFRADO MODERNO

CIFRADO EN FLUJO
A5
RC4

CIFRADO EN BLOQUE

SIMTRICO

ASIMTRICO

EXPONENCIACIN

SUMA / PRODUCTO

RSA
ElGamal

CURVAS
ELPTICA

DES
3DES
IDEA
AES

Fuente [1.1]
Figura 1-18. Sistemas de cifrado moderno.
1.2.2.2 Cifrado en bloque
Un cifrado en bloque, procesa el texto plano en bloques. La longitud del bloque
depende de la tcnica de cifrado que se utilice.
CIFRADO SIMTRICO
En el cifrado simtrico, se utiliza un algoritmo de cifrado con una llave para cifrar
el texto plano. Para descifrar el texto cifrado se usa la misma llave de cifrado. A
este tipo de cifrado tambin se lo conoce como cifrado de llave secreta. La
seguridad del cifrado simtrico, depende de la privacidad de la llave, mas no de la
privacidad del algoritmo de cifrado, el cual es pblico. Una representacin grfica
se indica en la figura 1-19.
Algunos ejemplos de cifrado simtrico son:

DES (Data Encryption Standard).

3DES (Triple Data Encryption Standard).

16

AES (Advanced Encryption Standard).

DESCIFRADOR

CIFRADOR

Llave cifrador

Algoritmo de
cifrado

#%& /($I
#%& /($I
#%& /($I
#%& /($I
#%& /($I

Texto plano
texto
texto
texto
texto

plano
plano
plano
plano

Texto Cifrado

Llave cifrador

#%& /($I
#%& /($I
#%& /($I
#%& /($I
#%& /($I

Algoritmo de
descifrado

Texto plano
texto
texto
texto
texto

Texto Plano

Texto Cifrado

Texto Plano

Figura 1-19. Cifrado simtrico.

La mayora de los algoritmos de cifrado de bloques simtricos se basan en una
estructura de cifrado por bloques de Feistel.
ESTRUCTURA DE FEISTEL
La representacin grfica del cifrado Feistel se muestra en la figura 1-20. Las
entradas para el algoritmo de cifrado son:

Un bloque de texto plano de longitud 2w bits, dividido en dos mitades L 0 y

R0.

Una llave K.

Las dos mitades del texto plano (L0 y R0), pasan a travs de n etapas de
procesamiento y, a continuacin, se combinan para producir el bloque de texto
cifrado.
Cada etapa tiene como entradas Li-1 y Ri-1, derivadas de la etapa anterior, as
como una subllave Ki, que se deriva de K. En general, las subllaves Ki son
diferentes de K.

plano
plano
plano
plano

17

Texto plano (2w bits)

L0

Etapa 1

w bits

w bits

R0
K1

L1

R1
Ki

Etapa i

Li

Ri

Etapa n

Kn

Ln

Rn

Rn+1

Ln+1

Texto cifrado (2w bits)

[1.7]

Figura 1-20. Red clsica de Feistel.

Modos de Operacin del Cifrado en Bloque

Un cifrado en bloque, procesa un bloque de datos a la vez. En el caso de DES y
el 3DES, la longitud del bloque es de 64 bits. Para cantidades mayores de texto
plano, es necesario dividir en bloques de 64 bits (rellenando el ltimo bloque si
fuera necesario). [1.7]

18

Modo EBC (Electronic Codebook): en el modo EBC los mensajes se

dividen en bloques y cada uno de ellos es cifrado por separado utilizando la
misma llave K, como se ilustra en la figura 1-21.

Texto Plano

Texto Plano

Bloque de Cifrado

Texto Cifrado

Texto Plano

Bloque de Cifrado

Texto Cifrado

Bloque de Cifrado

Texto Cifrado

ECB Cifrado
Texto Cifrado

Bloque de Descifrado

Texto Cifrado

Texto Cifrado

Texto Plano

Bloque de Descifrado

Texto Plano

Bloque de Descifrado

Texto Plano

ECB Descifrado
Fuente [1.8]
Figura 1-21. Modo EBC.

Modo CBC (Cipher Block Chaining): a diferencia del anterior, en el modo

CBC, la entrada al algoritmo de cifrado es el XOR entre el bloque de texto
plano actual y el bloque de texto cifrado anterior, se usa la misma clave
para cada bloque, como se indica en la figura 1-22. Para descifrar cada
bloque de cifrado se pasa por el algoritmo de descifrado. Con el resultado y
el bloque de texto cifrado precedente se hace un XOR, para obtener el
bloque de texto plano. [1.7]
El valor del vector IV, debe ser conocido por el emisor y el receptor. Para
mayor seguridad este vector debera ser protegido, al igual que la llave.
[1.7]

19

Texto Plano

Texto Plano

Texto Plano

Vector (IV)

Bloque de Cifrado

Texto Cifrado

Bloque de Cifrado

Texto Cifrado

Texto Cifrado

CBC Cifrado
Vector (IV)

Bloque de Descifrado

Texto Cifrado

Texto Cifrado

Texto Cifrado

Bloque de Descifrado

Texto Plano

Texto Plano

Bloque de Cifrado

Bloque de Descifrado

Texto Plano

CBC Descifrado
Fuente [1.8]
Figura 1-22. Modo CBC.
Entre otros modos de operacin de Cifrado en bloque se puede nombrar:

Modo CBF (Cipher feedback).

Modo OFB (Output feedback).

CIFRADO ASIMTRICO
En el cifrado asimtrico se usa un algoritmo de cifrado, y dos llaves, una pblica
para el proceso de cifrado, y una llave privada para el proceso de descifrado. La
llave pblica es conocida por todo el mundo, mientras que la privada es conocida
solo por el usuario. Una representacin grfica se indica en la figura 1-23.

20

DESCIFRADOR

CIFRADOR

Llave Pblica

Algoritmo de
cifrado

#%& /($I
#%& /($I
#%& /($I
#%& /($I
#%& /($I

Texto plano
texto
texto
texto
texto

plano
plano
plano
plano

Texto Plano

Texto Cifrado

Texto plano

Llave Privada

#%& /($I
#%& /($I
#%& /($I
#%& /($I
#%& /($I

Texto Cifrado

Figura 1-23. Cifrado asimtrico.

Algoritmo de
descifrado

texto
texto
texto
texto

plano
plano
plano
plano

Texto Plano

21

REFERENCIAS
[1.1] (2011) Libro Electrnico Seguridad en Redes. [Online]. Disponible:
http://www.lpsi.eui.upm.es/SInformatica/diapositivas.htm
[1.2] (2011) Anlisis de Frecuencias. [Online]. Disponible:
http://es.wikipedia.org/wiki/An%C3%A1lisis_de_frecuencia
[1.3] C. Sagan, El mundo y sus demonios. Segunda Edicin, 1997.
[1.4] C. Sagan, The Demon-Haunted Word. Primera Edicin, 1996.
[1.5] (2011) The Vigenre Chiper. [Online]. Disponible:
http://www.cs.trincoll.edu/~crypto/historical/vigenere.html
[1.6] (2011) Cifrado en Flujo. [Online]. Disponible:
http://es.wikipedia.org/wiki/Cifrador_de_flujo
[1.7] W. Stallings, Fundamentos de Seguridad en Redes, Aplicaciones y
Estndares. Segunda Edicin, Madrid, 2004.
[1.8] (2011) Modos de operacin de una unidad de cifrado por bloques. [Online].
Disponible:.http://es.wikipedia.org/wiki/Modos_de_operaci%C3%B3n_de_un
a_unidad_de_cifrado_por_bloques

22

CAPTULO 2
ESTNDAR DE CIFRADO DE DATOS (DES) Y ESTNDAR
SIMPLE DE CIFRADO DE DATOS (S-DES)
2.1 S-DES
S-DES (Simplified Data Encryption Standard), es una versin reducida del
estndar DES (Data Encryption Standard). Tiene propiedades similares a DES
pero este abarca un texto plano ms reducido. El proceso de cifrado, generacin
de subllaves y descifrado siguen el esquema de la figura 2-1.

Llave K (10 bits)

CIFRADO

Texto Plano (8 bits)

Ks1

P8

PI-1
Ks1

Shift 2

SW
fk

Texto Plano (8 bits)

Shift 1

PI
fk

P10

DESCIFRADO

Ks2

P8

fk
SW

Ks2

fk

PI-1

PI

Texto Cifrado (8 bits)

Texto Cifrado (8 bits)

Fuente [2.1]
Figura 2-1. Representacin grfica del cifrado S-DES.
2.1.1 GENERACIN DE SUBLLAVES Ks1 Y Ks2
Como se indica en la figura 2-1, la etapa de generacin de las subllaves consiste
en generar a partir de la llave inicial K, dos subllaves. En esta etapa se realizan

23

operaciones de permutacin y desplazamiento. Las operaciones generadoras de

la subllaves se las enumeran a continuacin:

Permutacin P10

Shift 1

Permutacin P8

Shift 2

Si se considera a la llave de 10 bits como K, cada bit correspondiente a K se

representa como:
K = K1, K2, K3, K4, K5, K6, K7, K8, K9, K10
Ejemplo:
K=0100000101

2.1.1.1 Permutacin P10

Esta permutacin debe ser leda de izquierda a derecha, la tabla 2-1, genera las
posiciones de salida, as por ejemplo la primera posicin de P10 est formada
por el tercer bit de la llave.
P10
3

10

Tabla 2-1. Permutacin P10. [2.1]

La llave K se permuta con P10 como se indica a continuacin:
Llave permutada = P10 (K)
Llave permutada = P10 (K1, K2, K3, K4, K5, K6, K7, K8, K9, K10)
Llave permutada = K3, K5, K2, K7, K4, K10, K1, K9, K8, K6

24

Ejemplo:
Llave permutada = P10 (K)
Llave permutada = P10 (0 1 0 0 0 0 0 1 0 1)
Llave permutada = 0 0 1 0 0 1 0 0 1 0
Diagrama de flujo de la permutacin P10
El diagrama de flujo correspondiente a la permutacin P10 se muestra en la figura
2-2.

Inicio Permutacin P10

Leer llave K

KK1,K2,K3,K4,K5,K6,K7,K8,K9,K10

P10 = K3,K5,K2,K7,K4,K10,K1,K9,K8,K6

Escribir resultado de
la permutacin P10

Fin permutacin P10

Figura 2-2. Diagrama de flujo de la permutacin P10.

2.1.1.2 Shift 1
El valor resultante de la permutacin P10, se divide en dos partes iguales, cada
una de 5 bits denominados LS11 y LS12 respectivamente, a las cuales se les
realiza un desplazamiento a la izquierda como se indica en la figura 2-3. El
resultado de la permutacin P10, se desplaza como se indica a continuacin:

25

Shift1 = Shift (P10)

Shift1 = Shift (P1, P2, P3, P4, P5, P6, P7, P8, P9, P10)
LS11 = P2, P3, P4, P5, P1
LS12 = P7, P8, P9, P10, P6
Shif1 = (LS11, LS12)

Llave K (10 bits)

P10

LS11

LS12
SHIFT 1

P8
Ks1
LS21

LS22
SHIFT 2

P8
Ks2

Figura 2-3. Diagrama del desplazamiento shift1 y shift2.

Ejemplo:
Shift1 = Shift (P10)
Shift1 = Shift (0 0 1 0 0 1 0 0 1 0)
LS11 = 0 1 0 0 0
LS12 = 0 0 1 0 1
Shift1 = 0 1 0 0 0 0 0 1 0 1
Diagrama de flujo del desplazamiento shift 1
El diagrama de flujo correspondiente al desplazamiento shift1 se muestra en la
figura 2-4.

26

Inicio Shift1

Leer P10

P10 P1,P2,P3,P4,P5,P6,P7,P8,P9,P10

LS11 = P2,P3,P4,P5,P1
LS12 = P7,P8,P9,P10,P6

Shift1 = [LS11,LS12]

Escribir Shift1

Fin Shift1

Figura 2-4. Diagrama de flujo del desplazamiento shift1.

2.1.1.3 Permutacin P8
Siguiendo la figura 2-1, se realiza la permutacin P8, a los diez bits resultantes de
shift1, segn la regla del algoritmo definida en la tabla 2-2. La subllave Ks1, se
obtiene despus de realizar la permutacin P8 al resultado de shitf1.
P8
6

10

Tabla 2-2. Permutacin P8. [2.1]

El desplazamiento shift1 se permuta con P8 como se indica a continuacin:
Shift permutado = P8 (shift1)

27

Shift permutado = P8 (s1, s2, s3, s4, s5, s6, s7, s8, s9, s10)
Shift permutado = s6, s3, s7, s4, s8, s5, s10, s9
La subllave Ks1 se obtiene del valor de la permutacin P8:
Ks1 = Shift permutado
Ejemplo:
Shift permutado = P8 (0 1 0 0 0 0 0 1 0 1)
Shift permutado = P8 (s1, s2, s3, s4, s5, s6, s7, s8, s9, s10)
Shift permutado = 0 0 0 0 1 0 1 0
Ks1 = 0 0 0 0 1 0 1 0
Diagrama de flujo de la permutacin P8
El diagrama de flujo correspondiente a la permutacin P8 se muestra en la figura
2-5.

2.1.1.4 Shift 2
Como se indica en la figura 2-3, el resultado de Shift 1, se divide en dos partes,
cada una de 5 bits denominadas LS21 y LS22 respectivamente, a las cuales se
les realiza dos desplazamiento a la izquierda.
El resultado del desplazamiento shift1, se desplaza como se como se indica a
continuacin:
Shift2 = Shift (Shift1)
Shift2 = Shift (s1, s2, s3, s4, s5, s6, s7, s8, s9, s10)
LS21 = s3, s4, s5, s1, s2
LS22 = s8, s9, s10, s6, s7
Shif2 = (LS21, LS22)

28

Inicio Permutacin P8

Leer Shitf1

Shift S1,S2,S3,S4,S5,S6,S7,S8,S9,S10

P8 = S6,S3,S7,S4,S8,S5,S10,S9

Ks1 P8

Escribir P8

Fin Shift1

Figura 2-5. Diagrama de la permutacin P8, para obtener la subllave Ks1.

Ejemplo:
Shift2 = Shift (Shift1)
Shift2 = Shift (0 1 0 0 0 0 0 1 0 1)
LS21 = 0 0 0 0 1
LS22 = 1 0 1 0 0
Shift2 = 0 0 0 0 1 1 0 1 0 0
Diagrama de flujo del desplazamiento shift 2
El diagrama de flujo correspondiente al desplazamiento Shift2 se muestra en la
figura 2-6.

29

Inicio Shift2

Leer Shift2

Shift1 S1,S2,S3,S4,S5,S6,S7,S8,S9,S10

LS21 = s3,s4,s5,s1,s2
LS22 = s8,s9,s10,s6,s7

Shift2 = [LS21,LS22]

Escribir Shift2

Fin Shift2

Figura 2-6. Diagrama de flujo shift2.

Al igual que la subllave Ks1,

para

obtener

la subllave Ks2, se realiza la

permutacin P8 definida en la tabla 2-2 al resultado de shift2. El desplazamiento

shift2 se permuta con P8 como se indica a continuacin:
Shift permutado = P8 (shift2)
Shift permutado = P8 (s1, s2, s3, s4, s5, s6, s7, s8, s9, s10)
Shift permutado = s6, s3, s7, s4, s8, s5, s10, s9
La subllave Ks2 se obtiene del valor de la permutacin P8:
Ks2 = Shift permutado
Ejemplo:
Shift permutado = P8 (0 0 0 0 1 1 0 1 0 0)
Shift permutado = P8 (s1, s2, s3, s4, s5, s6, s7, s8, s9, s10) = 1 0 0 0 1 1 0 0
Ks2 = 1 0 0 0 1 1 0 0

30

2.1.2 CIFRADO S-DES

Siguiendo la figura 2-1, una vez halladas las subllaves se contina con el proceso
de cifrado, esto se detalla en la figura 2-7.

Texto Plano (8 bits)

PI
4

E/P
E/P
8

Ks1

fk1
S0

S1

2
P4
4
4

SW
4

E/P
E/P

fk2

Ks2

4
S0

S1

2
P4
4
4
PI-1

Texto Cifrado (8 bits)

Fuente [2.1]
Figura 2-7. Representacin detallada del proceso de cifrado S-DES.
Si se considera al texto plano de 8 bits como TP, cada bit correspondiente a TP
se representa como:

31

TP = TP1, TP2, TP3, TP4, TP5, TP6, TP7, TP8

Ejemplo:
TP = 0 1 0 0 0 0 0 1
Las etapas correspondientes al cifrado se las enumera a continuacin:

Permutacin inicial PI

Funcin fk1

SW

Funcin fk2

Permutacin IP-1

Cada una estas etapas se detalla a continuacin:

2.1.2.1 Permutacin inicial PI

Como se indica en la figura 2-7, el proceso de cifrado empieza con la permutacin
inicial. Se realiza la permutacin de los ocho bits del texto plano, segn la regla
definida por el algoritmo, como indica la tabla 2-3.
PI
2

Tabla 2-3. Permutacin inicial PI. [2.1]

El texto plano TP se permuta con PI como se indica a continuacin:
Texto plano permutado = PI (TP)
Texto plano permutado = PI (TP1, TP2, TP3, TP4, TP5, TP6, TP7, TP8)
Texto plano permutado = TP2, TP6, TP3, TP1, TP4, TP8, TP5, TP7
Ejemplo:
Texto plano permutado = PI (TP)

32

Texto plano permutado = PI (0 1 0 0 0 0 0 1) = 1 0 0 0 0 1 0 0

Diagrama de flujo de la permutacin inicial PI
El diagrama de flujo correspondiente a la permutacin inicial PI se indica en la
figura 2-8.

Inicio Permutacin PI

Leer Texto Plano TP

TP TP1,TP2,TP3,TP4,TP5,TP6,TP7,TP8

PI=TP2,TP6,TP3,TP1,TP4,TP8,TP5,TP7

Escribir PI

Fin PI

Figura 2-8. Diagrama de flujo de la permutacin inicial PI.

2.1.2.2 Funcin FK1

Como se observa en la figura 2-7, la componente de mayor complejidad es la
funcin fk, la cual est compuesta por distintas operaciones como:
A. Permutacin E/P
B. Operacin xor 1
C. Sustitucin S0 y S1
D. Permutacin P4
E. Operacin xor 2

33

A. Permutacin E/P
La permutacin E/P, se realiza con 4 bits de entrada, correspondientes a los
bits: PI5, PI6, PI7, PI8 correspondientes al resultado de la permutacin inicial,
segn la regla definida por el algoritmo, como indica la tabla 2-4.
E/P
4

Tabla 2-4. Permutacin E/P. [2.1]

Donde:
PI5 = Pi1
PI6 = Pi2
PI7 = Pi3
PI8 = Pi4
El resultado de la permutacin inicial PI, se permuta con E/P como se indica a
continuacin:
PI permutado = E/P (Pi)
PI permutado = E/P (Pi1, Pi2, Pi3, Pi4)
PI permutado = Pi4, Pi1, Pi2, Pi3, Pi2, Pi3, Pi4, Pi1
Ejemplo:
PI permutado = E/P (Pi)
PI permutado = E/P (0 1 0 0)
PI permutado = 0 0 1 0 1 0 0 0
Diagrama de la permutacin E/P
El diagrama de flujo correspondiente a la permutacin E/P se indica en la
figura 2-9.

34

Inicio Permutacin E/P

Leer PI

PI PI1,PI2,PI3,PI4,PI5,PI6,PI7,PI8

E/P=PI8,PI5,PI6,PI7,PI6,PI7,PI8,PI5

Escribir E/P

Fin E/P

Figura 2-9. Diagrama de flujo de la permutacin E/P.

B. Operacin XOR1
Como indica la figura 2-7, el siguiente paso es realizar la operacin xor entre el
resultado obtenido de la permutacin E/P y la subllave Ks1. Donde el resultado
de la permutacin E/P se representa como indica la figura 2-10.

Figura 2-10. Valores n1, n2, n3, n4, correspondientes a la permutacin E/P.
Los 8 bits de la subllave Ks1 se representan como:
Ks1 = k11, k12, k13, k14, k15, k16, k17, k18

35

La operacin xor, se realiza como indica la figura 2-11.

Fuente [2.1]
Figura 2-11. Operacin xor.
Renombrando el resultado anterior se obtiene:

Fuente [2.1]
Ejemplo:
E/P = 0 0 1 0 1 0 0 0
Ks1 = 0 0 0 0 1 0 1 0



   

P00 = 0 P10 = 0
P01 = 0 P11 = 0
P02 = 1

P12 = 1

P03 = 0 P13 = 0
C. Sustitucin S0 y S1
Siguiendo la figura 2-7, S0 y S1 son una versin reducida de las cajas S, del
algoritmo de cifrado DES, y sus valores constantes se indican a continuacin:

S0






2 3

S1






1 2 3

36

Esta etapa de cifrado consiste en sustituir los valores obtenidos en la

operacin xor, realizada en el paso anterior por los valores de las cajas S0 y
S1. El resultado de cada caja es 2 bits respectivamente. Este proceso se
indica en la figura 2-12.
Ejemplo:
Datos de entrada:
P00 = 0 P03 = 0

Bin

P00
P01
P10
P11

P01 = 0

P02 = 1

P10 = 0

P13 = 0

P11 = 0

P12 = 1

Dec

P03 = 0 0 = 0
P02 = 0 1 = 1
P13 = 0 0 = 0
P12 = 01 = 1

fS0
cS0
fS1
cS1

fS0 = filas de las caja S0

cS0 = columnas de la caja S0
fS1 = filas de las cajas S1
cS1 = columnas de las cajas S1

S0






1 2 3




S1




0 1 2 3

Dec
0

Bin
00

Dec
1

Bin
01 = S1

= S0

Figura 2-12. Asignacin de valores de las cajas S0 y S1.

Del proceso realizado en la figura 2-12, se obtiene los valores de las cajas S0
y S1 como se indica a continuacin:
S0 = 00
S1 = 01

37

Diagrama de flujo de la sustitucin S0 y S1

El diagrama de flujo correspondiente a la sustitucin de las cajas S0 y S1 se
representa en la figura 2-13.

Inicio Cajas S0, S1

Leer los valores de:

P00, P01,P10,P11
P03,P02,P13,P12

filaS0 P00,P03
columnaS0 P01,P02
filaS1 P10,P13
columnaS1 P11,P12

CS0







CS1







S0 = CS0(filaS0, columnaS0)
S1 = CS1(filaS1, columnaS1)

Escribir S0, S1

Fin Cajas S0, S1

Figura 2-13. Diagrama de flujo de la sustitucin S0 yS1.

D. Permutacin P4
Siguiendo la figura 2-7, la siguiente etapa consiste en realizar la permutacin
P4, con los 4 bits de entrada correspondientes al resultado de S0 y S1.La
regla est definida por el algoritmo, como indica la tabla 2-5.

38

P4
2

Tabla 2-5. Permutacin P4. [2.1]

El resultado de S0 y S1, se permuta con P4 como se indica a continuacin:
S0 = S01, S02
S1 = S11, S12
Si = S01, S02, S11, S12
Si permutado = P4 (Si)
Si permutado = P4 (Si1, Si2, Si3, Si4)
Si permutado = Si2, Si4, Si3, Si1
Ejemplo:
Si permutado = P4 (Si)
Si permutado = P4 (0 0 0 1) = 0 1 0 0
Diagrama de flujo de la permutacin P4
El diagrama de flujo correspondiente a la permutacin P4 se representa en la
figura 2-14.
E. Operacin XOR2
Como indica la figura 2-7, el siguiente paso es realizar la operacin xor entre
los primeros cuatro bits del resultado de la permutacin PI y el resultado de la
permutacin P4.
Ejemplo:
PI = PI1, PI2, PI3, PI4

= 1000

P4 = P41, P42, P43, P44 = 0 1 0 0

39

Xor2 = PI P4 = 1 0 0 0 0 1 0 0
Xor2 = 1 1 0 0

Inicio permutacin P4

Leer S0,S1

S0 S01, S02
S1 S11, S12
S01
S02
S11
S12

Si1
Si2
Si3
Si4

Si = Si1, Si2, Si3, Si4

P4 = Si2, Si4, Si3, Si1

Escribir P4

Fin P4

Figura 2-14. Diagrama de flujo correspondiente a la permutacin P4.

2.1.2.3 SW
Como indica la figura 2-7, una vez finalizada la etapa correspondiente a fk1, se
debe realizar la operacin SW. Esta operacin consiste en intercambiar el orden
de los resultados de la operacin xor2 y el segundo bloque de 4 bits de la
permutacin PI como se indica a continuacin:
Xor2 = X1, X2, X3, X4
PI

= PI5, PI6, PI7, PI8

SW = PI5, PI6, PI7, PI8, X1, X2, X3, X4

40

Ejemplo:
Xor2 = 1 1 0 0
PI

= 0100

SW = 0 1 0 0 1 1 0 0

2.1.2.4 Funcin FK2

Al resultado de SW, se le debe realizar nuevamente la operacin de la funcin
fk1, como indica la figura 2-7. El resultado de realizar nuevamente las
operaciones correspondientes a fk2 se indican en el siguiente ejemplo:
Ejemplo:
SW = 0 1 0 0 1 1 0 0
E/P = 01101001
Xor1= E/P Ks2

Xor1= E/P Ks2 = 01101001 1 0 0 0 1 1 0 0

Xor1= E/P Ks2 = 1 1 1 0 0 1 0 1
S0 = 11
S1 = 01
P4

= 1101

Xor2 = 1001
fk2

= 10011100

2.1.2.4 Permutacin PI-1

Para finalizar se realiza la permutacin PI-1, que se define en la tabla 2-6. El
resultado de esta permutacin PI-1 nos da el texto cifrado.
El resultado fk2, se permuta con PI-1, como se indica a continuacin:

41

fk2 permutado = PI-1 (fk2)

fk2 permutado = PI-1 (fk1, fk2, fk3, fk4, fk5, fk6, fk7, fk8 )
fk2 permutado = fk4, fk1, fk3, fk5, fk7, fk2, fk8, fk6
Texto Cifrado = TC
TC = fk4, fk1, fk3, fk5, fk7, fk2, fk8, fk6
-1

IP
4

Tabla 2-6. Permutacin PI-1. [2.1]

Ejemplo:
fk2 permutado = PI-1 (fk2)
fk2 permutado = PI-1 (10011100)
fk2 permutado = 1 1 0 1 0 0 0 1
TC = 1 1 0 1 0 0 0 1
Diagrama de flujo de la permutacin PI-1
El diagrama de flujo correspondiente a la permutacin PI-1 se indica en la figura 215.
2.1.3 DESCRIPCIN DE LA INTERFAZ GRFICA DE MATLAB PARA S-DES
La interfaz grfica, se desarroll en MatLab 7.6.0 (R2008a). El usuario deber
ingresar el texto plano de 8 bit y la llave de 10 bits. El proceso de cifrado se
ejecutara con el botn ENTER. La interfaz grfica se observa en la figura 2-16. El
cdigo fuente correspondiente a cada una de las etapas de cifrado e interfaz
grfica se ilustra en el anexo 1.
El respectivo diagrama de flujo, para el funcionamiento de la interfaz grfica de SDES, se muestra en la figura 2-17.

42

Inicio Permutacin PI-1

Leer fk

fkfk1,fk2,fk3,fk4,fk5,fk6,fk7,fk8

PI-1=fk4,fk1,fk3,fk5,fk7,fk2,fk8,fk6

Texto Cifrado = PI-1

Escribir Texto Cifrado

Fin PI-1

Figura 2-15. Diagrama de flujo de la permutacin PI-1.

Figura 2-16. Interfaz grfica S-DES.

43

Inicio

Ingresar
Texto plano
Llave

Texto plano TP
Llave K

No

TP = 8 bits
K = 10 bits
Si

Texto Cifrado [TP,K]

Texto Cifrado TC

Escribir TC

Si

Cifrar nuevo TP
No

Salir

Fin

Figura 2-17. Diagrama de flujo Interfaz grfica S-DES.

2.1.4 DISEO DEL SISTEMA DE CIFRADO S-DES USANDO UN FPGA
Es importante recalcar que para la realizacin del cifrado S-DES usando un
dispositivo FPGA, se debe tener un conocimiento previo de las herramientas
necesarias para la implementacin de este diseo, motivo por el cual se han
desarrollado anexos de cada uno de los elementos necesarios:

44

Anexo 2: Arreglo de compuertas programables (FPGA).

Anexo 3: Introduccin a VHDL.

Anexo 4: Mi primer proyecto en Ise Project Navigator 13.1.

Anexo 5: Simulacin en Ise Project Navigator 10.1.

Anexo 6: Diagrama RTL.

La informacin que contiene cada uno de los anexos, debe ser comprendida
antes de continuar con la descripcin de cada una de las etapas del diseo.
En un diseo inicial para la implementacin de S-DES, se intent usar el cdigo
realizado en MatLab, asimilarlo y convertirlo en VHDL, para lo cual se usa
subprogramas basados en funciones (function) y procedimientos (procedure).
Este mtodo no result efectivo, ya que se cre cdigo con la sintaxis correcta,
pero no sintetizable.
Se debe entender que lo que se intenta hacer en VHDL, no es programar en un
nuevo lenguaje, sino modelar el algoritmo S-DES en hardware. Una vez
comprendido el objetivo de VHDL, se usa una descripcin estructural del
algoritmo, creando un circuito basado en componentes ms pequeos,
especificando cada una de sus partes y conexiones. La unin de cada una de
estas partes denominadas entidades se realiza mediante la tcnica de
componentes (components). La implementacin de este sistema de cifrado, se
usar como un ejemplo bsico introductorio al uso de VHDL y FPGA. El diseo
de bloques se indica en la figura 2-18.

Texto
Plano

Hyperterminal

PC

Generacin
llave y
texto cifrado

UART
rx

Visualizacin
texto cifrado

FPGA
Tarjeta de Entrenamiento XUPV5-LX110T

Figura 2-18. Diseo de un sistema de cifrado usando S-DES.

45

Bloque Texto Plano: La transmisin de datos desde la PC, hacia la tarjeta

ser realizado mediante el puerto serial. Se

enva un carcter ASCII,

usando el hyperterminal, con los siguientes parmetros:

o Bits por segundo 19200
o Bit de datos: 8
o Paridad: ninguno
o Bits de parada: 1
o Control de flujo: ninguno

Bloque UART rx: Este bloque se usa para la recepcin de los datos en el
dispositivo FPGA.

Bloque Generacin de llave y texto cifrado: Este bloque recibir el texto

plano de 8 bits y generar la llave de 10 bits en base al texto plano
ingresado por el usuario.

Bloque Visualizacin texto cifrado: El

texto cifrado, se indicar

directamente en la tarjeta de entrenamiento usando los leds de la misma.

2.1.4.1 Bloque de generacin de llave y texto cifrado

Se cre una entidad denominada SDES, la cual contendr cada una de la etapas
del cifrador descritas en la figura 2-1. La representacin conceptual de esta
entidad se observa en la figura 2-19.

Figura 2-19. Esquema RTL de la entidad SDES.

46

Como se indica en la figura 2-19, la entidad SDES, contiene los siguientes puertos
de entrada y salida:

Texto plano denominado texto_Plano : in

STD_LOGIC_VECTOR (7

downto 0);

Texto cifrado denominado texto_Cifrado : out STD_LOGIC_VECTOR (7

downto 0);

Internamente est compuesta por dos entidades denominadas: llave_Expansion y

cifrador, como se observa en la figura 2-20. Cada bloque se describir de forma
detallada.

SDES:1

llave_Expansion
texto_Plano(7:0)

llave_texto(7:0)
llave_
ve_text
x o(7:0)

cifrador

k1(7:0)

k1(7:0)

k2(7:0)

k2(7:0)

texto_plano(7:0)
text
x o_plano(7:0)

texto_cifrado(7:0)
text
x o_cifrado(7:0)

texto_Cifrado(7:0)

texto_plano(7:0)
text
x o_plano(7:0)

U1_llave_Expansion

U2_cifrador

SDES_unit

Figura 2-20. Esquema RTL interno de la entidad SDES.

Estos dos bloques se unen entre si mediante components, dentro de la entidad

SDES, y de esta forma se ralizarn todas las conexiones entre entidades. El
cdigo VHDL se indica a continuacin:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity SDES is
Port ( texto_Plano : in STD_LOGIC_VECTOR (7 downto 0);
texto_Cifrado : out STD_LOGIC_VECTOR (7 downto 0));
end SDES;

led(7:0)

47

architecture arch of SDES is

signal salida_texto_plano : std_logic_vector(7 downto 0);
signal salida_k1 : std_logic_vector(7 downto 0);
signal salida_k2 : std_logic_vector(7 downto 0);
begin
U1_llave_Expansion : entity work.llave_Expansion(arch)
port map ( llave_texto => texto_plano,
texto_plano => salida_texto_plano,
k1 => salida_k1,
k2 => salida_k2);
U2_cifrador : entity work.cifrador(arch)
port map ( texto_plano => salida_texto_plano,
k1 => salida_k1,
k2 => salida_k2,
texto_cifrado => texto_Cifrado);
end arch;

2.1.4.1.1 Entidad llave_Expansion

Realiza la generacin de la llave en base al texto plano entrante,

y las dos

subllaves k1 y k2. Los datos obtenidos correspondern a los puertos de entrada

de la entidad cifrador. A continuacin se especifican los puertos de entrada y
salida.
llave_texto : in STD_LOGIC_VECTOR (7 downto 0);
texto_plano : out STD_LOGIC_VECTOR (7 downto 0);
k1 : out STD_LOGIC_VECTOR (7 downto 0);
k2 : out STD_LOGIC_VECTOR (7 downto 0);
Internamente esta entidad esta compuesta, por cada una de las permutaciones y
funciones determinadas en el algoritmo S-DES, para la generacin de las
subllaves. El esquema RTL se indica en la figura 2-21.
La llave que se genera se forma con los 8 bits del texto plano y se le aade los
dos ltimos bits del mismo texto plano para completar los 10 bits de la llave, y con
este valor de llave se generan las subllaves k1 y k2.
Ejemplo:
Texto plano 01000001
Llave 0100000101

llave_texto(7:0)
llave_t
e_ ext
x o(7:0)

llave_P10(9:0)

U1_Permutacion10

llave(7:0)
llave(7
v :0)

Permutacion10

U4_LS_2

LS_2

U2_LS_1

LS_2(9:0)

P8(7:0)

k2(7:0)

texto_plano(7:0)
text
x o_plano(7:0)

k1(7:0)
texto_plano(7:0)
text
x o_plano(7:0)

k2(7:0)

k1(7:0)

Figura 2-21. Esquema RTL interno de la entidad llave_Expansion.

SDES_unit

U5_PermutacionP8

salida_LS1(9:0)

PermutacionP8

U3_PermutacionP8

P8(7:0)

PermutacionP8

salida_LS1(9:0)

LS_1_Salida(9:0)

U1_llave_Expansion

salida_LS1(9:0)
salida_LS1(9:
:0)

salida_P10(9:0)
sa

LS_1

llave_Expansion:1

SDES:1

48

U2_cifrador

cifrador
texto_cifrado(7:0)
text
x o_cifrado(7:0)

texto_Cifrado(7:0)
0)

lled(7:0)
ed(7:0)

49

Las entidades internas son las siguientes:

Entidad Permutacion10, realiza la permutacin correspondiente a la

tabla 2-1. Los puertos de entrada y salida son:
llave : in STD_LOGIC_VECTOR (7 downto 0);
llave_P10 : out STD_LOGIC_VECTOR (9 downto 0);

Entidad LS_1, ejecuta la operacin correspondiente a Shift1 como se

ilustra en la figura 2-3, y los puertos de entrada y salida son:
salida_P10 : in STD_LOGIC_VECTOR (9 downto 0);
LS_1_Salida : out STD_LOGIC_VECTOR (9 downto 0);

Entidad PermutacionP8, ejecuta la permutacin de la tabla 2-2, y los

puertos de entrada y salida son:
salida_LS1 : in STD_LOGIC_VECTOR (9 downto 0);
P8 : out STD_LOGIC_VECTOR (7 downto 0);

Entidad LS2: ejecuta la operacin de Shift2 como indica la figura 2-3, y

los puertos de entrada y salida son:
salida_LS1 : in STD_LOGIC_VECTOR (9 downto 0);
LS_2 : out STD_LOGIC_VECTOR (9 downto 0);

Ejemplo simulacin entidad llave_Expansion

Slo para el proceso de simulacin se usar el software de Xilinx ISE 10.1, en
esta versin se encuentra la herramienta

Test Bench WaveFor, que permite

realizar la simulacin de forma grfica.

Los datos de entrada en bits, para la simulacin son los siguientes:

50

texto_Plano 01000001
Llave 0100000101
El resultado se observa en la figura 2-22.

Figura 2-22. Simulacin entidad llave_Expansion.

2.1.4.1.2 Entidad cifrador

Cifra el texto plano. Los puertos de entrada y salida se describen a continuacin.
texto_plano : in STD_LOGIC_VECTOR (7 downto 0);
k1 : in STD_LOGIC_VECTOR (7 downto 0);
k2 : in STD_LOGIC_VECTOR (7 downto 0);
texto_cifrado : out STD_LOGIC_VECTOR (7 downto 0);
Internamente contiene

las permutaciones y funciones determinadas en el

algoritmo S-DES, para el proceso de cifrado descrito en la figura 2-7. El esquema

RTL se indica en la figura 2-23.
Las entidades internas son las siguientes:

Entidad IP, realiza la permutacin correspondiente a la tabla 2-3. Los

puertos de entrada y salida son:
texto_plano : in STD_LOGIC_VECTOR (7 downto 0);
izquierda_ip : out STD_LOGIC_VECTOR (3 downto 0);
derecha_ip : out STD_LOGIC_VECTOR (3 downto 0);

texto_Plano(7:0)

k2(7:0)

k1(7:0)

k2(7:0)
:0)

k1(7:0)

texto_plano(7:0)
texto
x _plano(7:0)
0)

texto_plano(7:0)
texto_
xto_plano(7:0)

llave_Expansion

U1_llave_Expansion
on

llave_texto(7:0)
llave_text
x o(7:0)
derecha_IP(3:0)

U1_IP

IP

U2_FK

derecha_IP(3:0)
derecha
IP(3:0)

U2_cifrador

SW2(3:0)

U3_SW

salida_IPderecha(3:0)

entrada_2(3:0)
entra
ada_2(3:0)

entrada_1(3:0)
entrada
1(3:0)

SW1(3:0)
0)

SW

U4_FK

FK(3:0)

salida_FK(3:0)
0)

k(7:0))

izquierda_IP(3:0)
izquierda
IP(3:0)

SDES_unit

izquierda_ip(3:0)

derecha_ip(3:0)
dere
echa_ip(3:0)

FK(3:0)

FK

cifrador:1

Figura 2-23. Esquema RTL interno de la entidad cifrador.

texto_plano(7:0)
te
text
x o_plano(7:0)
o_

k(7:0)
0)

izquierda_IP(3:0)
izqu
quierda_IP(3:0)

FK

SDES:1

51

U5_IPinv

IPinv
salida_IP(7:0)

texto_cifrado(7:0)
text
te
x o_cifrado(7:0)
led(7:0)

texto_Cifrado(7:0)

52

Entidad FK, corresponde a la funcin fk, detallada en la figura 2-7. Los

puertos de entrada y salida son:
izquierda_IP : in STD_LOGIC_VECTOR (3 downto 0);
derecha_IP : in STD_LOGIC_VECTOR (3 downto 0);
k : in STD_LOGIC_VECTOR (7 downto 0);
FK : out STD_LOGIC_VECTOR (3 downto 0);
El diagrama interno de la entidad FK, corresponde a la figura 2-24.

Figura 2-24. Esquema RTL interno de la entidad FK.

Entidad SW, corresponde a la operacin SW. Los puertos de entrada y

salida son:
salida_FK : in STD_LOGIC_VECTOR (3 downto 0);
salida_IPderecha : in STD_LOGIC_VECTOR (3 downto 0);
SW1 : out STD_LOGIC_VECTOR (3 downto 0);
SW2 : out STD_LOGIC_VECTOR (3 downto 0));

Entidad IPinv,

corresponde a la permutacin de la tabla 2-6.

puertos de entrada y salida son:

entrada_1 : in STD_LOGIC_VECTOR (3 downto 0);

Los

53

entrada_2 : in STD_LOGIC_VECTOR (3 downto 0);

salida_IP : out STD_LOGIC_VECTOR (7 downto 0));
Ejemplo simulacin entidad cifrador
Los datos de entrada son:
texto_plano 01000001
k1 00001010
k2 10001100
El resultado se indica en la figura 2-25.

Figura 2-25. Simulacin entidad cifrador.

Resultado:
texto_cifrado 11010001
Una vez que se a explicado cada componente de la entidad SDES, esta debe
unirse al bloque UART rx, para recibir los datos de la PC y proceder a realizar el
cifrado del texto plano. El esquema RTL de esta conexin se indica en la figura 226.

Figura 2-26. Esquema RTL del sistema de cifrado S-DES.

54

2.1.4.2 Bloque UART

Una UART (Universal asynchronous receiver and transmitter) es una unidad de
comunicacin en serie, que enva datos a travs de una lnea serial, es
tpicamente usada con el estndar RS-232. [2.2]
Especificaciones de la UART
La transmisin inicia cuando el bit de inicio se setea en cero (0L), seguido por los
8 bits de datos, un bit opcional de paridad y un bit de parada.

Fuente [2.2]
Figura 2-27. Transmisin de un byte.
La seal de reloj no es enviada en la lnea serial, por lo tanto este tipo de
transmisin requiere de un previo acuerdo de los parmetros de transmisin,
entre el transmisor y el receptor: la velocidad de seal (baud rate), el nmero de
bits de datos, bits de parada y paridad en caso de que sta se est usando. Las
velocidades de seal comunes son: 2400, 4800, 9600, 19200. [2.2]. Los puertos
asignados a esta entidad uart se observan en la figura 2-28.

Figura 2-28. Esquema RTL de la entidad uart.

55

Internamente el bloque UART se describte en la figura 2-29.

uart:1
mod_m_counter
clk

clk

clk

reset

reset

reset

uart_rx
clk

q(8:0)
max_tick

fifo
dout(7:0)

reset

r_data(7:0)

r_data(7:0)

empty

rx_empty

clk
rd

rx

baud_gen_unit

w_data(7:0)

s_tick

rx_done_tick

reset
wr

full

uart_rx_unit
fifo_rx_unit
rx

rx

btn

rd_uart

uart_unit

Figura 2-29. Diagrama RTL interno de la entidad uart.

Las entidades internas son las siguientes:

Entidad uart_rx, recibe los datos, enviados por la interfaz grfica en

MatLab y los envia a la fifo de recepcin:
clk : in STD_LOGIC;
reset : in STD_LOGIC;
rx : in STD_LOGIC;
s_tick : in STD_LOGIC;
rx_done_tick : out STD_LOGIC;
dout : out STD_LOGIC_VECTOR (7 downto 0);
La entidad uart_rx, se basa en un esquema de sobremuestreo,
comnmente utilizado para localizar la posicin media de cada bit
transmitido cuando se tome la muestra real. La frecuencia de muestreo
ms comn es de 16 veces la frecuencia de la seal. Por lo tanto cada bit
se muestrea 16 veces, pero solo una muestra se guarda. [2.2]

56

El esquema de sobremuestreo usa N bits de datos y M bits de parada. El

diagrama ASMD1 (algorithmic state machine with data path) de este bloque
se describe en la figura 2-30. [2.2]

idle

rx = 0
T
S 0
star

stop

s_tick=1

T
F

s = 7
T
s 0
n 0

s s + 1

s_tick =
1

s=SB_TICK
-1

T
s = s + 1

rx_done_tick
<=1

data

F
s_tick=1

s s+1

s = 15
T
s 0
b rx&(b>>1)
n=D_BIT+1

n n + 1

Fuente [2.2]
Figura 2-30. Diagrama ASMD de la mquina de estados del receptor.
_________________________
1

ASMD (Algorithmic StateMachine with Data path). Se trata de un tipo de representacin de una mquina de
estados, que funciona con unidad de control y rutas de datos.

57

Donde:
o Se espera hasta que la seal de entrada se convierte en "0" (el bit
de inicio) y luego inicia la toma de muestras (tick).
o Cuando el contador llega a 7, la seal de entrada alcanza la posicin
media del bit de inicio. Desactiva el contador y reinicia.
o Cuando el contador llega a 15, se encuentra en el centro del primer
bit de datos, se recupera y almacena en un registro. Luego se
reinicia el contador.
o Repite el paso anterior N-1 veces para recuperar el resto de los bits
de datos.
o Si el bit opcional de paridad se utiliza, repita este paso una vez ms.
o Repita este paso M veces ms para obtener los bits de parada.
El esquema de sobremuestreo reemplaza la funcin del reloj. En vez de
usar el flanco ascendente para muestrear, se usan las marcas de muestreo
(ticks) para estimar la posicin central de cada bit. [2.2]
Cabe recalcar que el sistema de reloj debe ser ms rpido que la velocidad
de seal para que el sobremuestreo sea posible.

Entidad fifoRecepcion, almacena los datos correspondientes al texto

plano y la llave. Posteriormente son enviados a la entidad cifrador. Los
puertos de entrada y salida son:
clk : in STD_LOGIC;
reset : in STD_LOGIC;
rd : in STD_LOGIC;
wr : in STD_LOGIC;
w_data : in STD_LOGIC_VECTOR (B-1 downto 0);
empty : out STD_LOGIC;
full : out STD_LOGIC;
r_data : out STD_LOGIC_VECTOR (255 downto 0);

58

Donde los valores de B corresponden a un tipo de dato generic denotado

como:
generic( B: natural := 8);
La fifo de recepcin est diseada para almacenar 32 bits. Estos datos son
enviados a la entidad SDES, y es aqu donde se realizan cada una de las
operaciones para cifrar.
La fifo se implementa con punteros de lectura y escritura. Las banderas se
usan para identificar si est llena (full) o vaca (empty). [2.2]
Puntero de lectura registro de direccin de lectura
Puntero de escritura registro de direccin de escritura
o FIFO Vaca Si el registro de direccin de lectura alcanza al
registro de direccin de escritura, enva la bandera empty. [2.2]
o FIFO Llena Si el registro de direccin de escritura alcanza al
registro de direccin de lectura, enva la bandera full. [2.2]

Entidad mod_m_counter, genera una seal de muestreo. Los puertos

de entrada y salida son:
clk : in STD_LOGIC;
reset : in STD_LOGIC;
max_tick : out STD_LOGIC;
q : out STD_LOGIC_VECTOR(N-1 downto 0);
Donde los valores de N corresponden a un tipo de dato generic denotado
como:
generic( N: integer := 9);

59

En esta entidad se genera una seal de muestreo cuya frecuencia es

exactamente 16 veces

la frecuencia

de la velocidad de transmisin

designada de la UART. Para evitar la creacin de un nuevo dominio de

reloj, la salida del circuito generador de la velocidad de baudios podra
servir para habilitar ticks. En lugar de eso, todo el sistema tendr un nico
reloj, para garantizar confiabilidad en el funcionamiento. [2.2]
Para una velocidad de seal de 19200 baudios por segundo, la velocidad
de muestreo es 307200 (19200 * 16) ticks por segundo.
Con un sistema de reloj a 100MHz, el generador de baudios necesita un
contador mdulo 326 (100M/307200 = 326). [2.2]

El cdigo fuente de los mdulos VHDL, de cada una de las etapas descritas se
muestran en el anexo 7.

2.2 DES
A finales de la dcada de los sesenta, IBM cre un proyecto de investigacin en
criptografa para computadoras liderado por Horst Feistel. El proyecto concluy en
1971 con el desarrollo de un algoritmo denominado LUCIFER, que posteriormente
fue vendido a Lloyd de Londres para ser usado en un sistema que entregaba
dinero. LUCIFER es un cifrado de bloques de Feistel, que opera con bloques de
64 bits, usando una llave de tamao de 128 bits.
Debido a los resultados favorables que produjo el proyecto LUCIFER, IBM se
embarc en el desarrollo de un producto comercial de cifrado, dicho producto
podra ser implementado en un solo chip. El resultado de este proyecto fue una
versin refinada del algoritmo LUCIFER que era ms resistente al criptoanlisis
pero que tambin reduca el tamao de la llave a 56 bits para adaptarse a un solo
chip.

60

Por el ao de 1973 la Oficina Nacional de Estndares (NBS National Bureau

Standards) emiti una solicitud de propuestas para un estndar de cifrado
nacional. IBM present el proyecto que haba desarrollado y este fue el mejor
algoritmo propuesto y luego fue adoptado en el ao de 1977 como el Estndar de
Cifrado de Datos DES.
Antes de que el algoritmo desarrollado por IBM fuese incluido como el estndar,
este fue sujeto a intensas crticas principalmente en dos reas:
La primera es que la longitud de la llave en el algoritmo original de IBM
denominado LUCIFER era de 128 bits y la del algoritmo DES es nicamente de
56 bits, presentndose una enorme reduccin de 72 bits, la preocupacin surga
debido a la longitud muy corta de la llave que no era lo suficientemente fuerte
para soportar un ataque de fuerza bruta.
La segunda concierne al criterio de diseo en la estructura interna de DES, las
cajas S fueron de naturaleza secreta. As que los usuarios no estaban seguros de
que la estructura interna de DES estuviese libre de cualquier punto de debilidad
que luego la NSA (National Security Agency) pudiese utilizarlos para descifrar los
mensajes cifrados sin necesidad de conocer previamente la llave de 56 bits.
Eventos siguientes basados en el criptoanlisis diferencial revelaron que DES
posea una estructura interna fuerte, adems las cajas S fueron cambiadas con
las sugerencias dadas por la NSA que removieron las vulnerabilidades
encontradas en el proceso de evaluacin.
En 1994 DES, el NIST (National Institute of Standards and Technology) reafirm a
DES para uso federal por otros cinco aos, adems el NIST recomend el uso de
dicho estndar en aplicaciones que se encuentren manejando informacin
secreta.
DES se basa en una estructura de Feistel y para su estudio se divide en dos
etapas:

61

Generacin de subllaves

Cifrado

Un esquema global se presenta en la figura 2-31.

Texto Plano (64 bits)

Llave K (64 bits)

PI

PC1
Ks1

Ronda 1

PC2

Desplazamiento Izquierda

PC2

Desplazamiento Izquierda

PC2

Desplazamiento Izquierda

Ks2

Ronda 2

Ronda 16

Ks16

Swap (32 bits)

PI-1
Texto Cifrado

(64 bits)

Fuente [2.1]
Figura 2-31. Cifrado DES.

2.2.1 GENERACIN SUBLLAVES Ks1, Ks2,, Ks16

La etapa de generacin de las subllaves consiste en generar a partir de la llave
inicial K, 16 subllaves. En esta etapa se realizan operaciones de permutacin y
desplazamiento a la llave inicial para obtener cada una de las 16 subllaves, como
se ilustra en la figura 2-31.

62

Las operaciones generadoras de las subllaves se las enumera a continuacin:

Permutacin PC1

Desplazamiento Izquierda

Permutacin PC2

Si se considera a la llave de 64 bits como K, cada bit correspondiente a K se

representa como:
K = K1, K2, K3, K4,K64
Ejemplo:
K= 011001001100101011100100110111001100001011011100110010001100001

2.2.1.1 Permutacin PC1

En la permutacin PC1 se ingresan los 64 bits de llave K, estos bits se distribuyen
en grupos de 8 bits donde cada bit menos significativo es un bit de paridad,
quedando 56 bits para la generacin de subllaves. Este proceso se observa en la
figura 2-32.

Figura 2-32. Permutacin PC-1.

Ejemplo:
K=0110011001100101011100100110111001100001011011100110010001100001

63

Los bits de paridad representados de color rojo en el ejemplo anterior se utilizan

para detectar errores en la llave K, antes de generar las subllaves.
Con los 64 bits, correspondientes a K, se realiza una permutacin PC-1, donde
los bits son ordenados de tal forma que a la salida se obtiene el bit 1 como el bit
57, el bit 2 es el 49etc. Ntese que los bits 8, 16, 24, 32,40, 48, 56, y 64 no
estn en la tabla ya que son los bits de paridad. A continuacin la tabla 2-7,
explica la regla de la permutacin.

PC-1
57

49

41

33

25

17

58

50

42

34

26

18

10

59

51

43

35

27

19

11

60

52

44

36

63

55

47

39

31

23

15

62

54

46

38

30

22

14

61

53

45

37

29

21

13

28

20

12

Tabla 2-7. Permutacin PC1. [2.1]

Ejemplo:
Dato de entrada:
K = 011001001100101011100100110111001100001011011100110010001100001

Dato de salida:
KPC = 00000000111111111111111100000010110101101011001010000100
Diagrama de flujo de la permutacin PC1
El diagrama de flujo correspondiente a la permutacin PC1 se indica en la figura
2-33.
2.2.1.2

Desplazamiento izquierda

Como se indica en la figura 2-31, el siguiente paso es realizar el desplazamiento

circular a la izquierda. Se toma los 56 bits, resultantes de la permutacin PC1. Este

64

grupo de bits se divide en mitades iguales y luego se realiza un desplazamiento a

la izquierda como se muestra en la figura 2-34.

Inicio Permutacin PC1

Leer llave K

KK1,K2,K3,K4,K5,K6,K7,K8,K64

PC = [57,49,41,33,25,17,9,1,58,50,42,34,26,18,
10,2,59,51,43,35,27,19,11,3,60,52,44,36,
63,55,47,39,31,23,15,7,62,54,46,38,30,22,
14,6,61,53,45,37,29,21,13,5,28,20,12,4]

Obtener la posicin de cada uno de

los elementos del vector PC con la
variable C

Iniciar i a 1

No
i<= C

Si
elemento [elemento, K(PC(1,i))]
KPC(1,i) elemento (i)

Escribir llave
permutada KPC

i+1

Fin permutacin PC1

Figura 2-33. Diagrama de flujo correspondiente a la permutacin PC1.

65

Figura 2-34. Representacin grfica del desplazamiento a la izquierda.

Antes de realizar el proceso de desplazamiento circular a la izquierda, la matriz
PC1 se divide en dos matrices Ci y Di (para la izquierda y la derecha
respectivamente), cada una ellas de 28 bits. Se toman los primeros 28 bits de la
matriz PC1 (1 al 28) y estos son los elementos de la matriz Ci, los elementos del
29 al 56 de la matriz PC1 son los elementos de la matriz Di como se muestra en la
figura 2-35.

Figura 2-35. Ci-1 y Di-1.

Los bloques Ci-1 y Di-1, se rotan hacia la izquierda, de manera que los bits que
estaban en la segunda posicin pasan a la primera, aquellos que estaban en
tercera posicin pasan a la segunda, etc. Los bits que estaban en la primera
posicin se mueven hacia la ltima posicin. Esta operacin se puede observar
con ms claridad en la figura 2-36.

66

Figura 2-36. Desplazamiento Ci-1 y Di-1.

Posteriormente los dos bloques de 28 bits se vuelven a unir en un bloque de 56
bits, como se indica en la figura 2-37.

Figura 2-37. Agrupacin LCST.

Ejemplo:
KPC = 0000000011111111111111110000 0010110101101011001010000100

67

Ci-1 = 0000000011111111111111110000
Di-1 = 0010110101101011001010000100
LCS (Ci-1) = 0000000111111111111111100000
LCS (Di-1) = 0101101011010110010100001000
LCST = [LCS (Ci-1), LCS (Di-1)]
LCST = 00000001111111111111111000000101101011010110010100001000

Diagrama de flujo de desplazamiento a la izquierda

El diagrama de flujo, para la realizar la operacin desplazamiento izquierda se
indica en la figura 2-38.

Inicio Desplazamiento Izquierda

Leer resultado de la
permutacin PC1

KPCT1,T2,T3,T4,T5,T6,T7,T8,T56

Ci-1 = T1,T2,T3,T4,T5,T6,,T27,T28
Di-1 = T29,T30,T31,T32,T33,,T55 ,T56

LCS(Ci-1) = T2,T3,T4,T5,T6,,T27,T28,T1
LCS(Di-1) = T30,T31,T32,T33,,T55 ,T56,T29

LCST [LCS(Ci-1),LCS(Di-1)]

Escribir resultado
desplazamiento izquierda
LCST

Fin desplazamiento izquierda

Figura 2-38. Diagrama de flujo correspondiente al desplazamiento a la izquierda.

68

2.2.1.3

Permutacin PC2

Segn la figura 2-31, la siguiente etapa consiste en realizar la permutacin PC2.

En el paso anterior los dos bloques de 28 bits se agrupan en un bloque de 56 bits,
ahora pasan por la permutacin, denominada PC2, dando como resultado un
bloque de 48 bits que representa la subllave Ks1. A continuacin la tabla 2-8,
explica la regla de la permutacin.
PC2
14

17

11

24

28

15

21

10

23

19

12

26

16

27

20

13

41

52

31

37

47

55

30

40

51

45

33

48

44

49

39

56

34

53

46

42

50

36

29

32

Tabla 2-8. Permutacin PC2. [2.1]

Ejemplo:
LCST = 00000001111111111111111000000101101011010110010100001000
KPC2 = 111000001011111001100110000100110011000001110001
Ks1 = KPC2
Diagrama de flujo de la permutacin PC2
El diagrama de flujo correspondiente a la permutacin PC2 se indica en la figura 2-39.

2.2.1.4 Generacin de las Subllaves Ks2, Ks3, Ks4,, Ks16

Siguiendo la figura 2-31, la siguiente etapa consiste en generar las subllaves Ks2,
Ks3, Ks4,,Ks16. Para generar las subllaves se sigue exactamente el mismo
proceso que para generar la subllave Ks1, pero en esta ocasin no se aplica la
permutacin PC1, por lo tanto los datos a ser desplazados son Ci-1 y Di-1 haciendo
referencia al valor anterior de Ci y Di como se muestra en la figura 2-40.

69

Inicio Permutacin PC2

Leer resultado
desplazamiento izquierda
LCST

LCSTL1,L2,L3,L4,L5,L6,L7,L8,L56

PC2 =
[14,17,11,24,1,5,3,28,15,6,21,10,23,19,12,4,
26,8,16,7,27,20,13,2,41,52,31,37,47,55,30,40,
51,45,33,48,44,49,39,56,34,53,46,42,50,36,29,32]

Obtener la posicin de cada uno de

los elementos del vector PC2 con la
variable C

Iniciar i a 1

No

i<= C

Si
elemento [elemento, LCST(PC2(1,i))]
KPC2(1,i) elemento (i)
Ks1 KPC2

Escribir Subllave Ks1

i+1

Fin permutacin PC2

Figura 2-39. Diagrama de flujo correspondiente a la permutacin PC2.

Otra diferencia es el nmero de desplazamientos circulares a la izquierda que
deben hacerse, en algunos casos se realiza un desplazamiento y en otros casos
dos. El desplazamiento a la izquierda para la generacin de las subllaves,
depender del nmero de ronda, el mismo que representa a la subllave. Esto se
ilustra en la tabla 2-9.

70

Figura 2-40. Generacin subllaves Ks1,Ks2.Ks16.

La permutacin PC2 es la misma y la salida de esta constituye la subllave
generada, el proceso se repite 15 veces y se obtienen las otras restantes.

Nmero de

Nmero de desplazamientos

Subllave

ronda

a la izquierda

generada

Ks1

Ks2

Ks3

Ks4

Ks5

Ks6

Ks7

Ks8

Ks9

10

Ks10

11

Ks11

12

Ks12

13

Ks13

14

Ks14

15

Ks15

16

Ks16

Tabla 2-9. Valor de desplazamiento para generacin de subllaves.

71

Ejemplo:
Para las subllaves que se generan en base a la figura 2-40 y la tabla 2-9, el
resultado se observa a continuacin:
Ks2 = 111000001011011001110110111110000100001010010111
Ks3 = 111001001101011001110110000101110100001010001011
Ks4 = 111001101101001101110010100101100011000101000001
Ks5 = 101011101101001101110011101000101010001101100100
Ks6 = 101011110101001101011011011100001010111110000010
Ks7 = 001011110101001111011001011111000000010000011011
Ks8 = 000111110101100111011001010011110111000001001010
Ks9 = 000111110100100111011001010010001000111110100011
Ks10 = 000111110110100110011101010111100100110000011001
Ks11 = 000111110010110110001101010010110101000101011000
Ks12 = 010110110010110010101101100000011111000100101000
Ks13 = 110110011010110010101100111000000001111000100100
Ks14 = 110100001010111010101110110110000000101010111110
Ks15 = 111100001011111000100110000101010101101010011001
Ks16 = 111100001011111000100110101010000010111010000100

2.2.2 CIFRADO
Continuando con la figura 2-31, una vez generadas las 16 subllaves, se sigue con
el proceso de cifrado.
El estndar DES es un algoritmo de cifrado por bloques, si la informacin a ser
cifrada se presenta como un flujo de bits lo que se debe hacer es dividir ese flujo
de bits en bloques de 64 bits de longitud.
Para cifrar el texto plano, este debe ingresar en bloques de 64 bits, en el caso de
que un bloque no cumpla con los 64 bits, se debe realizar un relleno. Para este

72

caso se realizar con bits ceros. La figura 2-41, indica el texto plano dividido en
bloques de 64 bits.

Figura 2-41. Divisin del texto plano en bloques de 8 caracteres.

Ejemplo:
Si se considera al texto plano de 64 bits como TP, cada bit correspondiente a TP
se representa como:
TP = TP1, TP2, TP3, TP4 TP64
TP =011001001100101011100100110111001100001011011100110010001100001
Como se ve en la figura 2-31, los pasos a realizar son los siguientes:

Permutacin PI

Rondas 1, 2, 3, 4, 5..16

Swap

Permutacin PI-1

A continuacin se detalla cada una de estas etapas:

2.2.2.1

Permutacin IP

En la figura 2-31, se ilustra el proceso de cifrado donde la primera etapa

corresponde a la permutacin inicial IP. La permutacin inicial IP recibe como
parmetro de entrada los 64 bits del texto plano TP y estos son reordenados o
permutados segn la regla que se muestra a continuacin en la tabla 2-10.

73

Permutacin Inicial
58

50

42

34

26

18

10

60

52

44

36

28

20

12

62

54

46

38

30

22

14

64

56

48

40

32

24

16

57

49

41

33

25

17

59

51

43

35

27

19

11

61

53

45

37

29

21

13

63

55

47

39

31

23

15

Tabla 2-10. Permutacin IP. [2.1]

Ejemplo:
TP = TP1, TP2, TP3, TP4 TP64
TP= 011001001100101011100100110111001100001011011100110010001100001
IP = TP58, TP50, TP42, TP34 TP7
IP = 1111111100000100011010111001001000000000111111110010100000101101
Diagrama de flujo de la permutacin IP
El diagrama de flujo correspondiente a la permutacin IP se indica en la figura 242.

2.2.2.2 Rondas
Continuando con el proceso de cifrado, la siguiente etapa es realizar una ronda,
se le llama as porque este procedimiento debe ser repetido 16 veces. Cada
ronda contiene operaciones especficas como permutaciones, operacin xor y
sustitucin.

74

Inicio Permutacin IP

Leer texto plano TP

TPTP1,TP2,TP3,TP4,TP5,TP6,TP7T64

IP =
[58,50,42,34,26,18,10,2,60,52,44,36,28,20,12,4,
62,54,46,38,30,22,14,6,64,56,48,40,32,24,16,8,
57,49,41,33,25,17,9,1,59,51,43,35,27,19,11,3,61,
53,45,37,29,21,13,5,63,55,47,39,31,23,15,7]

Obtener la posicin de cada uno de

los elementos del vector IP con la
variable C

Iniciar i a 1

No
i<= C

Si
elemento [elemento, TP(IP(1,i))]
IP1(1,i) elemento (i)

Escribir resultado de
permutacin IP1

i+1

Fin permutacin IP

Figura 2-42. Diagrama de flujo correspondiente a la permutacin IP.

Cada ronda recibe como datos de entrada 64 bits, la figura 2-43 muestra la
estructura interna de una ronda.

75

Figura 2-43. Estructura interna de una ronda.

A. Ronda 1
Cada una de las rondas como se indica en la figura 2-43, est constituda por
las siguientes etapas:
A.1 Divisin del resultado de la permutacin IP.
A.2 Permutacin EP.
A.3 Xor1.
A.4 Sustitucin caja S.
A.5 Permutacin P.
A.6 Xor2.

A.1 Divisin del resultado de la permutacin IP

Inicialmente se divide el resultado de la permutacin inicial IP en dos
bloques de 32 bits cada uno, el de la izquierda se denominara L por su
nombre en ingls left, y el de la derecha R por su nombre en ingls right,
como se muestra en la figura 2-43.

76

Ejemplo:
IP = IP1, IP2, IP3, IP4 IP64
IP= 11111111000001000110101110010010
00000000111111110010100000101101
L1 = IP1, IP2, IP3, IP4IP32
L1 = 11111111000001000110101110010010
R1 = IP33, IP34, IP35, IP36IP64
R1= 00000000111111110010100000101101
A.2 Permutacin EP
Los 32 bits R, del resultado anterior ingresan a la permutacin EP, se
obtienen 48 bits a la salida. La permutacin EP, sigue la regla de la tabla
2-11.

Permutacin EP
32

10

11

12

13

12

13

14

15

16

17

16

17

18

19

20

21

20

21

22

23

24

25

24

25

26

27

28

29

28

29

30

31

32

Tabla 2-11. Permutacin EP. [2.1]

Como se puede observar en la tabla 2-11, algunas posiciones se replican
permitiendo de esta manera expandir los 32 bits a 48 bits.
Ejemplo:
R = R1, R2, R3, R4R32
R = 00000000111111110010100000101101
E/P = R32, R1, R2, R3R1
E/P =100000000001011111111110100101010000000101011010

77

Diagrama de flujo de la permutacin EP

El diagrama de flujo correspondiente a la permutacin EP se indica en la
figura 2-44.

Inicio Permutacin EP

Leer el valor de R

R R1,R2,R3,R4,R5,R6,R7R32

EP =
[32,1,2,3,4,5,4,5,6,7,8,9,8,9,10,11,12,13,14,15,
16,17,16,17,18,19,20,21,20,21,22,23,24,25,24,25,
26,27,28,29,28,29,30,31,32,1]

Obtener la posicin de cada uno de

los elementos del vector EP con la
variable C

Iniciar i a 1

No
i<= C

Si
elemento [elemento, R(EP(1,i))]
REP(1,i) elemento (i)

Escribir resultado de
permutacin REP

i+1

Fin permutacin EP

Figura 2-44. Diagrama de flujo correspondiente a la permutacin EP.

78

A.3 Xor1
Como indica la figura 2-43, se debe realizar la operacin con el resultado
de la permutacin EP y la subllave que corresponde a la ronda 1, para este
caso corresponde Ks1.
Ejemplo:
Xor1 = EP Ks1

EP = 10000000 0001011111111110100101010000000101011010
Ks1 = 11100000 1011111001100110000100110011000001110001
Xor1 = 01100000 1010100110011000100001100011000100101011

A.4 Sustitucin cajas S

Como indica la figura 2-43, se realiza una sustitucin de los 48 bits de la
funcin Xor1. Estos son sustituidos por valores presentes en las cajas S,
adems las cajas cumplen la funcin de comprimir los bits a 32. El
procedimiento de sustitucin consiste en dividir los 48 bits, resultantes de la
operacin Xor1, en 8 grupos de 6 bits.
El primer grupo de 6 bits ingresa en la caja S1, el segundo grupo de 6 bits
ingresa a la segunda caja S2 y se sigue con este proceso hasta terminar
con los 8 grupos de bits. En la figura 2-45 se muestra este procedimiento.

Figura 2-45. Proceso de sustitucin de las cajas S.

79

Una caja S es una matriz de 4 filas por 16 columnas. Cada una de dichas
cajas se detalla en la tabla 2-12.

[2.3]
Tabla 2-12. Cajas S del algoritmo DES.
Ejemplo:
Xor1 = 011000001010100110011000100001100011000100101011
Si corresponde a las cajas S
Los valores de la operacin Xor1 se dividen en 8 bloques de 6 bits, cada
bloque se usar para ser sustituido por un valor en la caja S que le
corresponda.
Xor1B1 = 011000

Xor1B2 = 001010

Xor1B3 = 100110

Xor1B4 = 011000

Xor1B5 = 100001

Xor1B6 = 100011

Xor1B7 = 000100

Xor1B8 = 101011

El primer bloque de 6 bits correspondiente a Xor1B1 es: 011000 dado que

se trata del primer grupo de bits, este tiene que ser sustituido por los
valores de la caja S1, luego se toman los bits de los extremos, los mismos

80

que indican la fila de la caja S1, los cuatro bits intermedios indican la
columna de la caja S1, como se ilustra en la figura 2-46.

00

Fila caja S1 00 0

Xor1B1 = 0 1 1 0 0 0
S1 50101

1100

Columna caja S1 1100 12

Figura 2-46. Ejemplo de seleccin de los valores de la Caja S1.

El resultado de los 7 bloques restantes, se indican en la tabla 2-13.
XorBi

Caja S

Fila
caja S

Columna caja
S

Valor decimal
caja S

Valor binario
caja S

Xo1B1

011000

00

1100

0101

Xor1B2

001010

00

0101

11

1011

Xor1B3

100110

10

0011

1001

Xor1B4

011000

00

1100

11

1011

Xor1B5

100001

11

0000

11

1011

Xor1B6

100011

11

0001

0011

Xor1B7

000100

00

0010

0010

Xor1B8

101011

11

0101

10

1010

Tabla 2-13. Resultado cajas S del algoritmo DES.

El resultado final es la agrupacin de cada uno de los 8 bloques de las cajas
S, en un solo bloque denominado S, de 32 bits, como se muestra a
continuacin:
S = 01011011100110111011001100101010
Diagrama de flujo de la sustitucin de cajas S
El diagrama de flujo correspondiente Sustitucin cajas S, se indica en la
figura 2-47.

81

Iniciar Sustitucin Cajas-S

Leer el valor de Xor1

Xor1 Xor1,Xor2,Xor3,Xor4,Xor5,Xor48

Se divide la longitud de Xor1 para 6

X = 48/6 = 8

Iniciar x a 1

x<=8

Iniciar y a 1

y<=6

XoriBi(y) = Xor1(y)

y y+1

XoriBi Y1,Y2,Y3,Y4,Y5,Y6

fila = Y1Y6
Columna = Y2Y3Y4Y5
Cambiar a decimal
fila = fi
Columna = ci

Comparador

C=1

C=2

C=3

C=4

C=5

CS5 =

CS2 =

CS3 =

CS4 =

[14,4,13,1,2,15,...,13]

[15,1,8,14,6,11,3,...,9]

[10,0,9,14,6,3,...,12]

[7,13,14,3,0,6,...,14]

S1 =CS1(f1,c1)

S2 =CS2(f2,c2)

S3 =CS3(f3,c3)

S4 =CS4(f4,c4)

CS1 =

C= x

C=6

CS6 =

[2,12,4,1,7,10,...,3]
[12,1,10,15,9,2,...,13]

S5 =CS5(f5,c5)
S6 =CS6(f6,c6)

S = S1,S2,S3,S4,S5,S6,S7,S8

Escribir resultado de
Cajas-s S

y y+1

Fin Sustitucin Cajas-S

Figura 2-47. Diagrama de flujo de las cajas S.

C=7

C=8

CS7 =

CS8 =

[4,11,2,14,15,0,...,12]

[13,2,8,4,6,15,...,11]

S7 =CS7(f7,c7)

S8 =CS8(f8,c8)

82

A.5 Permutacin P
El resultado de los 32 bits de la operacin de las cajas-S, son permutados
de acuerdo a la permutacin P que se muestra en la tabla 2-14.

Permutacin P
16

20

21

29

12

28

17

15

23

26

18

31

10

24

14

32

27

19

13

30

22

11

25

Tabla 2-14. Permutacin P. [2.1]

Ejemplo:
S = S1, S2, S3,S32
S = 01011011100110111011001100101010
P = S16, S7, S20,..S25
P = 11101101011010101110010111000010
Diagrama de flujo de la permutacin P
El diagrama de flujo correspondiente a la permutacin P, se indica en la
figura 2-48.

A.6 Xor2
Como indica la figura 2-43, se debe realizar la operacin xor con el
resultado de la permutacin P y el valor de Li-1, el valor de L es el resultado
de realizar la operacin divisin de la permutacin IP. El resultado de la
operacin Xor2, se denominara Ri.

83

Inicio Permutacin P

Leer el valor de S

S S1,S2,S3,S4,S5,S6,S7S32

P =
[16,7,20,21,29,12,28,17,1,15,23,26,5,18,31,10,2,
8,24,14,32,27,3,9,19,13,30,6,22,11,4,25]

Obtener la posicin de cada uno de

los elementos del vector P con la
variable C

Iniciar i a 1

No

i<= C
Si

elemento [elemento, S(P(1,i))]

RP(1,i) elemento (i)

Escribir resultado de
permutacin RP

i+1

Fin permutacin P

Figura 2-48. Diagrama de flujo de la permutacin P.

Ejemplo:
Xor2 = L P

L1 = 11111111000001000110101110010010
P = 11101101011010101110010111000010
R2 = 00010010011011101000111001010000

84

Como se muestra en la figura 2-43, los resultados de Li y Ri, que se obtienen

en la ronda 1, corresponden a los valores de entrada de la ronda 2. El
resultado de la ronda 1 corresponde a:
L2 = R1
L2 = 00000000111111110010100000101101
R2 = 00010010011011101000111001010000
B. Rondas R2, R3,..R16
La etapa ronda se repite 16 veces como se indica en la figura 2-31, el de la ronda
1 corresponde a los datos de entrada de la ronda 2, el resultado de la ronda 2
corresponde a los datos de entrada de la ronda 3 as sucesivamente.
Ejemplo:
Los resultados de este ejemplo se realizan en base a la ronda 1 y la figura 2-43.
Ronda 1 = L2,R2
Ronda1= 0000000011111111001010000010110100010010011011101000111001010000
Ronda2= 0001001001101110100011100101000011110001010010100010101100100101
Ronda3 = 1111000101001010001010110010010101001110000111100001001111111101
Ronda4= 0100111000011110000100111111110110000111001101110110000111000111
Ronda5= 1000011100110111011000011100011101010010010100001010001010111111
Ronda6= 0101001001010000101000101011111110100001011110110100100001111111
Ronda7= 1010000101111011010010000111111101110110110011010010011111001101
Ronda8= 0111011011001101001001111100110110001100011100001110100000101011
Ronda9= 1000110001110000111010000010101111001110111001101111000111010011
Ronda10=1100111011100110111100011101001101000100010111001010100100111111
Ronda11=0100010001011100101010010011111100011111101100100011101111011101
Ronda12=0001111110110010001110111101110101101000001000001011001010111100
Ronda13=0110100000100000101100101011110011000100100010110100111010110101
Ronda14=1100010010001011010011101011010111101110100011101100000100001111
Ronda15=1110111010001110110000010000111101010111111000100001111010001000
Ronda16=0101011111100010000111101000100010011010110111000011101000010101

85

2.2.2.3

SWAP

Como se indica en la figura 2-31, una vez que se realizan las 16 rondas, la
siguiente etapa es la operacin de swap. Al final de la ronda 16 se tiene los
grupos L y R cada uno de 32 bits, estos intercambian posiciones el uno con el otro
a esto se le conoce como la operacin SWAP.
Ejemplo:
Ronda 16 = Lr16, Rr16
Lr16 = L1, L2, L3..L16
Lr16 = 01010111111000100001111010001000
Rr16 = R1, R2, R3..R16
Rr16 = 10011010110111000011101000010101
Swap = Rr16, Lr16
Swap=1001101011011100001110100001010101010111111000100001111010001000
2.2.2.4 Permutacin IP-1
Finalmente el bloque de 64 bits resultante de la operacin SWAP es permutado
de acuerdo a la regla de la permutacin inicial inversa (IP -1) como muestra la
figura 2-31. La regla de permutacin se muestra en la tabla 2-15. El resultado de
esta permutacin corresponde al texto cifrado.

Permutacin Inicial Inversa

40

48

16

56

24

64

32

39

47

15

55

23

63

31

38

46

14

54

22

62

30

37

45

13

53

21

61

29

36

44

12

52

20

60

28

35

43

11

51

19

59

27

34

42

10

50

18

58

26

33

41

49

17

57

25

Tabla 2-15. Permutacin IP-1. [2.1]

Ejemplo:
Swap = Sw1, Sw2, Sw3Sw64

86

Swap = 1001101011011100001110100001010101010111111000100001111010001000
IP-1 = Sw40, Sw8, Sw48.Sw25.
IP-1 = 1000000111101100100110010101111011011101001001001011000001110010

Texto cifrado = IP-1 = 81EC995EDD24B072

Diagrama de flujo de la permutacin IP-1
El diagrama de flujo correspondiente a la permutacin IP-1, se indica en la figura
2-49.
Inicio Permutacin IP-1

Leer el valor de Sw

Sw S1,S2,S3,S4,S5,S6,S7S64

IP-1 = [
40,8,48,16,56,24,64,32,39,7,47,15,55,23,63,31,
38,6,46,14,54,22,62,30,37,5,45,13,53,21,61,29,
36,4,44,12,52,20,60,28,35,3,43,11,51,19,59,27,
34,2,42,10,50,18,58,26,33,1,41,9,49,17,57,25]

Obtener la posicin de cada uno de

los elementos del vector IP-1 con la
variable C

Iniciar i a 1

No

i<= C
Si

elemento [elemento, Sw(IP-1(1,i))]

RIP-1(1,i) elemento (i)

Escribir resultado de
permutacin RIP-1

i+1

Fin permutacin IP-1

Figura 2-49. Diagrama de flujo de las permutacin IP-1.

87

2.2.3 DESCRIPCIN INTERFAZ

ALGORITMO DES

GRFICA

DE

MATLAB

PARA

EL

La interfaz grfica, se desarroll en MatLab 7.6.0 (R2008a). El usuario deber

ingresar un texto plano y la llave en formato ASCII. La interfaz grfica se observa
en la figura 2-50.

Figura 2-50. Interfaz grfica desarrollada en MatLab para el algoritmo DES.

La interfaz diseada es muy sencilla de usar, nicamente el usuario debe ingresar
el texto que desee cifrar, colocar una clave y presionar el botn Enter. Si el
usuario desea cifrar otro texto solo debe presionar el botn Nuevo y este
reinicializa el programa.
La figura 2-51, muestra el diagrama de flujo acerca del comportamiento de la
interfaz. El cdigo fuente correspondiente a las etapas de cifrado e interfaz grfica
se indica en el anexo 8.

88

Inicio

Ingresar
Texto plano
Llave

Texto plano TP
Llave K

No

TP vaco
K = 56 bits
Si

Texto Cifrado [TP,K]

Texto Cifrado TC

Escribir TC

Si

Cifrar nuevo TP
No

Salir

Fin

Figura 2-51. Diagrama de flujo del comportamiento de la interfaz en MatLab.

89

REFERENCIAS
[2.1] W. Stallings, Cryptography and Network Security Principles and Practices.
Segunda Edicin, 1995.

[2.2] P. Chu, FPGA Prototyping by VHDL Examples. Primera Edicin, 2008.

[2.3] (1999) Descripcin del algoritmo DES, Jorge Snchez.[Online]. Disponible:
http://www.tierradelazaro.com/public/libros/des.pdf

90

CAPTULO 3
ESTNDAR DE CIFRADO AVANZADO (AES)
3.1 INTRODUCCIN AES
El estndar AES, se encuentra descrito en la publicacin FIPS PUB 197 (Federal
Information Processing Standards Publications),

que es emitida por el NIST

(National Institute of Standards and Technology) de los Estados Unidos de

Norteamrica.
En 1997 el NIST realiz un concurso de propuestas para el desarrollo de un
nuevo estndar de cifrado avanzado (AES), el mismo que debera cumplir con
las siguientes condiciones:

Ser tan robusto, o ms que, 3DES.

Ser un cifrador simtrico de bloque, con una longitud de 128 bits

por

bloque.

Permitir longitudes de llave de: 128, 192 y 256 bits.

Los criterios de evaluacin se basaran en:

Seguridad.

Eficiencia computacional.

Requisitos de memoria.

Idoneidad para hardware y software.

3.1.1 PROCESO DE SELECCIN

En la primera etapa de evaluacin se aceptaron 15 de los algoritmos propuestos.
En agosto de 1999, se realiz la segunda etapa y se los redujo a cinco:

MARS

91

RC6

Rijndael

Serpent

Twofish

Las siguientes razones determinaron, por qu no se

eligi a los otros diez

candidatos:

CAST 256: Este algoritmo era similar al algoritmo Serpenter, pero con un
alto costo de implementacin.

Crypton: Comparable con Rijndael

y Twofish, pero con un margen de

seguridad bajo.

DFC: Margen de seguridad bajo y mal rendimiento en procesadores de 64

bits.

E2: Comparable con Rijndael

y Twofish en la estructura, pero con un

margen de seguridad bajo y un alto costo de implementacin.

SAFER: Alto margen de seguridad similar a Serpenter, pero demasiado

lento.

Luego de que el NIST anunci a los cinco finalistas, una notable contribucin se
origin a partir de la NSA: la presentacin de los resultados de las simulaciones
de rendimiento de hardware realizadas para los cinco finalistas en las cuales
Rijndael y Twofish tuvieron resultados excelentes, demostrando ser muy
adecuados para la implementacin en hardware, mientras que RC6 present un
alto costo en la implementacin en hardware debido al uso de 32 bits de
multiplicacin; MARS result ser bastante costoso en recursos de hardware.
El

2 de octubre del 2000, el NIST dio a conocer que Rijndael, podra ser

seleccionado como el nuevo estndar del NIST (AES), por su seguridad y alto
rendimiento a nivel de hardware y software. El estndar final fue publicado en
noviembre del 2001.

92

Rijndael, fue desarrollado y presentado por dos criptgrafos belgas: Dr. Joan
Daemen y Dr. Vincent Rijimen.

3.1.2 BLOQUES DE ENTRADA Y SALIDA

El tamao de un bloque en el estndar AES es de 128 bits, tanto para el proceso
de cifrado como para el proceso de descifrado. El estndar tambin soporta
bloques de longitudes de llave de 128, 192 y 256 bits. Una representacin grfica
se indica en la figura 3-1.

128 bits

Llave

128 bits

128 bits

128 bits

Texto plano

AES

128 bits

128 bits

128 bits

Texto cifrado

Figura 3-1. Bloques de entrada y salida AES, para la etapa de cifrado.

3.1.3 NOTACIN

Bytes.- La unidad bsica para el procesamiento de AES es un byte, una

secuencia de ocho bits tratado como una sola entidad. Un bloque de entrada,
salida o una llave, puede ser expresado como un arreglo a, y ser representado
de dos formas: an o a[n]. [3.4]
Ejemplos:

Si la longitud de la llave es de 128 bits, entonces se tiene un bloque de 16

bytes. En este documento es el que se va a desarrollar.

93

Si la longitud de la llave es de 192 bits, entonces se tiene un bloque de 24

bytes.

Si la longitud de la llave es de 256 bits, entonces se tiene un bloque de

32 bytes.

Todos los bytes de AES se presentan como la concatenacin de sus bits

individuales, valores (0 1), ordenados de la siguiente manera: { b7, b6, b5,
b4,

b2, b1, b0}; siendo el bit ms significativo el b7. Este

b3,

puede ser

mostrado como elemento de un campo finito usando una representacin

polinomial:

[3.4]

Ejemplo:
{01000110}, puede ser representado como: 
0

0 1

        

Otra forma de indicar un byte es utilizando una representacin hexadecimal,

agrupando 4 bits, como se muestra a continuacin:

94

La tabla 3-1, indica los valores hexadecimales correspondientes a los 4 bits.

Patrn
de bits

Carcter

Patrn
de bits

Carcter

Patrn
de bits

Carcter

Patrn
de bits

Carcter

0000

0100

1000

1100

0001

0101

1001

1101

0010

0110

1010

1110

0011

0111

1011

1111

Tabla 3-1. Valores hexadecimales.

Estado.- Un estado es un arreglo de bytes ordenados de forma matricial. Esta
distribucin o arreglo se toma como base para las operaciones de cifrado y
descifrado del estndar AES. Est compuesto de cuatro filas y el nmero de
columnas se denota por Nb y es igual a la longitud del bloque dividido para 32,
por lo tanto se puede tener los siguientes tipos de estados:

Si la longitud del bloque es de 128 bits o 16 bytes, entonces se tiene un

estado de 4 filas y 4 columnas, ya que Nb = 128 / 32 = 4.
Se tiene 16 bytes ordenados como: Sf,c = S0,0, S1,0 , S2,0, S3,0, S0,1..S3,3.

S0,0

S0,1

S0,2

S0,3

S1,0

S1,1

S1,2

S1,3

S2,0

S2,1

S2,2

S2,3

S3,0

S3,1

S3,2

S3,3

Si la longitud del bloque es de 192 bits o 24 bytes, entonces se tiene un

estado de 4 filas y 6 columnas, ya que Nb = 192 / 32 = 6.
Se tiene 24 bytes ordenados como: S0,0, S1,0 , S2,0, S3,0, S0,1..S3,5.

95

S0,0

S0,1

S0,2

S0,3

S0,4

S0,5

S1,0

S1,1

S1,2

S1,3

S1,4

S1,5

S2,0

S2,1

S2,2

S2,3

S2,4

S2,5

S3,0

S3,1

S3,2

S3,3

S3,4

S3,5

Si la longitud del bloque es de 256 bits o 32 bytes, entonces se tiene un

estado de 4 filas y 8 columnas, ya que Nb = 256 / 32 = 8.
Se tiene 16 bytes ordenados como: Sf,c = S0,0, S1,0 , S2,0, S3,0, S0,1..S3,7.
S0,0

S0,1

S0,2

S0,3

S0,4

S0,5

S0,6

S0,7

S1,0

S1,1

S1,2

S1,3

S1,4

S1,5

S1,6

S1,7

S2,0

S2,1

S2,2

S2,3

S2,4

S2,5

S2,6

S2,7

S3,0

S3,1

S3,2

S3,3

S3,4

S3,5

S3,6

S3,7

Ejemplo:
16 bytes ordenados como: Sf,c = 3b 6d 11 61 56 ab e2 36 ae ff 55 08 c9 11 4a 33
3b

56

ae

c9

6d

Ab

ff

11

11

e2

55

4a

61

36

08

33

Como se indic anteriormente, la longitud de la llave puede tener 128, 192 o 256
bits. La longitud de la llave se la representa por Nk, la misma que puede tomar
valores de 4, 6 o 8, estos valores reflejan el nmero de columnas de la llave de
cifrado. Tambin se debe considerar que el nmero de rondas, representado por
Nr, depende del tamao de la llave, es decir que Nr depende del valor de Nk: Por

96

ejemplo: Nr = 10 cuando Nk = 4, Nr = 12 cuando Nk = 6 y Nr = 14 cuando Nk = 8.

La tabla 3-2, muestra estos resultados.
Longitud de la
Llave
Nk

Tamao del
Bloque
Nb

Nmero de
Rondas
Nr

AES-128

10

AES-192

12

AES-256

14

Tabla 3-2. Valores de Nk y Nr.

3.1.4 AES Y CAMPOS FINITOS
El rendimiento en procesadores de 8 bits constituye una cuestin importante, ya
que la mayora de tarjetas inteligentes tienen un procesador de 8 bits y muchas
aplicaciones criptogrficas corren en estas tarjetas inteligentes.
AES opera con 8 bits (1 byte). Segn la teora de campos finitos, todos los bytes
del algoritmo son interpretados como elementos de un campo finito, por lo tanto
estos elementos pueden ser sumados y multiplicados.
Con ocho bits se puede representar enteros en un rango de 0 a 255 por lo que
se concluye que el campo finito sera de orden 256. El orden de un campo finito
es el nmero mximo de elementos del campo. Si se considera a m como el
orden de un campo, entonces un campo con orden m existe si y solamente si m
es una potencia de un nmero primo: m , para algn nmero entero n y un

nmero primo p. La notacin para un campo finito es: GF (pn).

En el anexo 9, se detalla la teora de campos finitos y operaciones de aritmtica

modular, dos temas importantes para entender el funcionamiento del algoritmo
AES. El campo finito que utiliza AES es GF (28), y el polinomio irreducible es
. Para todas las operaciones que se realicen en el

97

proceso de cifrado y generacin de subllaves se debe tomar en cuenta las

propiedades de aritmtica modular.

3.2 FUNCIONAMIENTO DE AES

El funcionamiento del algoritmo AES consiste de dos partes:

Proceso de generacin de subllaves o expansin de la llave.- Consiste en

expandir la llave inicial, la misma que puede tener una longitud de 128, 192
y 256 bits. Luego de haber pasado por el proceso de expansin de la llave
se generarn 44 subllaves o tambin llamadas palabras W, cada una de
estas palabras es utilizada en cada etapa del proceso de cifrado.

Proceso de cifrado.- Consta de diez rondas y una ronda inicial. Cada ronda
se encuentra conformada por operaciones bsicas de bytes, entre las que
se tiene: SubBytes, ShiftRows, MixColumns y Xor.

Una representacin grfica de cada una de las etapas de cifrado se ilustra en

figura 3-2.

3.2.1 EXPANSIN DE LLAVE

El proceso de expansin, toma la llave de cifrado ingresada por el usuario,
realiza una rutina de expansin para generar un total de Nb(Nr + 1) subllaves o
palabras, las mismas que intervienen en las rondas del proceso de cifrado del
algoritmo. La longitud de la llave ingresada por el usuario inicialmente es de 128
bits, luego estos bits se ordenan en un arreglo de 16 bytes organizados de forma
matricial.
Cada palabra o subllave generada en el proceso de expansin de llave, se la
denota de la siguiente manera:
W [i]

W40, W41, W42, W43

W8, W9, W10, W11

W4, W5,W6,W7

W0, W1, W2, W3

XOR

TEXTO CIFRADO
128 Bits

Cifrado

ShiftRows

SubBytes

XOR

MixColumns

ShiftRows

SubBytes

Ronda
10

Ronda
2

Ronda
1

Ronda
Incial

TEXTO PLANO
128 Bits

Figura 3-2. Representacin grfica cifrado AES, para el caso de una llave de 128 bits.

Expansin de llave

W41
W42
W43

W40

W9
W10
W11

W8

W5
W6
W7

After xor with Rcon

Temp Xor

W4

W0
W1
W2
W3

Rcon

SubWord

RotWord

LLAVE
128 Bits

98

99

En donde i representa un nmero que sigue la regla Nb(Nr + 1), como se indica
en la tabla 3-2.
Ejemplo:
Si se tiene una longitud de llave de 128 bits, es decir, 16 bytes, entonces se
tiene un nmero de rondas igual a 10, por lo tanto si se aplica la regla Nb(Nr + 1),
se concluye que el nmero de palabras generadas ser 44, numeradas de 0 a
43, de la siguiente manera:
W0, W1,W2,,W43.
Para expandir la llave, se sigue dos procedimientos, uno para las llaves que son
mltiplos de Nk y otro para las llaves que no son mltiplos de Nk. El valor de Nk,
se indica en la tabla 3-2.
La generacin de cada palabra W, es de la siguiente manera:

Las palabras W[0], W[1], W[2] y W[3], se generan directamente con los
valores de la llave ingresada.

Las palabras mltiplos de Nk =4, correspondientes a W[4], W[8], W[12],

W[16], W[20], W[24], W[28], W[32], W[36], W[40], se generan siguiendo
una serie de operaciones, que se van a explicar ms adelante.

Las

palabras

que

nos

son

mltiplos

de

Nk

=4,

W[5],

W[6],W[7],W[9]W[43], se encuentran realizando una operacin xor con

la palabra que le precede.

3.2.1.1 Palabras W[0], W[1], W[2] y W[3]

Para encontrar estas palabras se organiza en forma de matriz, el valor de la llave
original. Para realizar este ordenamiento se debe tener en cuenta la notacin de
la matriz de estado descrita anteriormente, es decir, si la llave original es
representada por el siguiente flujo de bytes:

100

K = K0, K1, K2, K3, K4, K5, K6, K7, K8, K9, K10, K11, K12, K13, K14, K15
Organizando en formato matricial se tiene:
K0

K4

K8

K12

K1

K5

K9

K13

K2

K6

K10 K14

K3

K7

K11 K15

Tomando en cuenta la notacin de la matriz de estado se tiene la matriz de la

llave, en donde cada columna representa las primeras 4 palabras extendidas
W[0], W[1], W[2] y W[3]:
W[0] W[1] W[2] W[3]
S0,0 S0,1 S0,2 S0,3
S1,0 S1,1 S1,2 S1,3
S2,0 S2,1 S2,2 S2,3
S3,0 S3,1 S3,2 S3,3
Ejemplo:
Se tiene la llave ingresada por el usuario, en formato ASCII y en formato
hexadecimal:
llave (ASCII) = A B

F G H

K L

N O P

llave (HEX) = 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F 50
W[0] W[1] W[2] W[3]
41

45

49

4D

42

46

4A

4E

43

47

4B

4F

44

48

4C

50

101

3.2.1.2 Palabras mltiplos de W[Nk]

Para encontrar la palabra W[Nk], as como sus mltiplos, las palabras W[nNk]
(donde n va desde 1 hasta el nmero de rondas) pasan por las siguientes
transformaciones:
A. RotWord
B. SubWord
C. Rcon [i/Nk]
D. Xor con Rcon
E. W[i-Nk]
F. W[i] = tem XOR w[i-Nk]
En este estudio se analizar la generacin de las palabras mltiplos de Nk=4, con
10 rondas de cifrado (Nr = 10), generando las palabras:
W[4], W[8], W[12], W[16], W[20], W[24], W[28], W[32], W[36], W[40].
Como se indic en la figura 3-2, una vez generadas las palabras W[0], W[1], W[2]
y W[3], se debe generar la palabra W[4], que corresponde a la primera palabra
mltiplo de Nk = 4. Cada una de las etapas de generacin de W[4], se describen
a continuacin:

A. Transformacin RotWord
Esta transformacin toma la palabra W[Nk - 1] = [a0, a1, a2, a3] como entrada,
realiza una permutacin cclica del primer elemento de la columna y lo
desplaza hacia el ltimo elemento de la columna, dando como resultado la
palabra WRotWord = [a1, a2, a3, a0]. Para el caso de W[4]:
W[Nk - 1] = W [ 4 - 1] = W[3]
La figura 3-3, representa en forma grfica la permutacin cclica.

102
ENTRADA:

SALIDA:

WRotWord

W [3]

a0

a1

a1

a3

a3

a4

a4

a0

Figura 3-3. Representacin grfica de la permutacin RotWord.

Ejemplo:
W[Nk - 1] = W [ 4 - 1] = W[3]
W[3] = [4D 4E 4F 50]
WAfterRotWord = [4E 4F 50 4D]
Diagrama de flujo de la transformacin RotWord
El diagrama de flujo correspondiente a la transformacin RotWord, se muestra
en la figura 3-4.

Inicio RotWord

Leer palabra W[3]

W[3] a0

a1, a2, a3

WRotWord = a3, a0

a1, a2,

Escribir
WRotWord

Fin RotWord

Figura 3-4. Diagrama de flujo de la transformacin RotWord.

103

B. Transformacin SubWord
La transformacin SubWord tiene por objetivo romper la linealidad de la
informacin de los datos originales, ya que para construir la misma se toman
en cuenta criterios como la no linealidad y complejidad algebraica.
No Linealidad.- En este criterio se toman aspectos como:

Correlacin: La mxima correlacin entre los valores de entrada y

salida debe ser tan pequea como sea posible.

Diferencia de Propagacin de la Probabilidad: La mxima diferencia

de propagacin de probabilidad debe ser tan pequea como sea
posible.

Complejidad Algebraica.- La expresin algebraica sobre el campo finito GF(28)

tiene que ser compleja para que el algoritmo sea fuerte frente a un
criptoanlisis diferencial.
Esta transformacin toma como entrada una palabra de cuatro bytes. Estos
son sustituidos uno a uno con un valor de la caja-S (tabla 3-3).

Tabla 3-3. Caja-S.

[3.2]

El fundamento matemtico de la generacin de la caja-S, se describe en el

anexo 10.

104

Ejemplo:
De la etapa anterior se obtuvo: WRotWord = [4E 4F 50 4D]. Cada byte se
ubica en la tabla 3-3, su salida correspondiente. En este ejemplo se tiene los
siguientes datos:
Entrada:

4 E 4 F 5 0 4 D
x y x y x y x

Salida:

2 F 8 4 5 3 E 3

En la figura 3-5, se detalla de forma grfica el valor correspondiente a 4E.

ENTRADA:

SALIDA:

WRotWord

WSubWord

4E

2F

4F

84

50

53

4D

E3

Caja - S
Figura 3-5. Representacin grfica de la transformacin WSubWord.

Diagrama de flujo de la transformacin SubWord

El diagrama de flujo correspondiente a la transformacin SubWord se ilustra
en la figura 3-6.

105

Inicio SubWord

Leer WRotWord

WRotWord a3

,a0,a1,a2

Los valor de ai, en formato hexadecimal

a3

a0
a3
a2

=
=
=
=

X0Y0

X1Y1
X2Y2
X3Y3

Estos valores (Xi, Yi)se ubican en la caja S,

y se obtienen los valores de salida (FiCi)
MSBOX = [f0c0, f1c2.,f16c16]

Se remplazan los valores (Xi,Yi), por los

valores correspondientes a la filas y columnas
(fi, ci) respectivamente.

X0Y0=f0c0

= SubWord(0)

X1Y1=f1c1 = SubWord(1)
X2 Y2=f2c2 = SubWord(2)
X3Y3 =f3c3 = SubWord(3)
SubWord(0)

WSubWord =

SubWord(1)
SubWord(2)
SubWord(3)

Escribir
WSubWord

Fin WSubWord

Figura 3-6. Diagrama de flujo de la transformacin SubWord.

C. Transformacin RCON
Esta transformacin contiene los 10 valores constantes los mismos que son
obtenidos de , cada valor es usado en las diferentes

rondas del proceso de cifrado. Estos valores son los que se indican en la
figura 3-7, y el fundamento matemtico para conseguir estos valores se
detallan en el anexo 10.

106

Ronda 2
RCon[2]

Ronda 3
RCon[3]

Ronda 4
RCon[4]

Ronda 5
RCon[5]

01

02

04

08

10

20

40

80

1B

36

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

00

Ronda7
Ronda6
RCon[6] RCon[7]

Ronda8
RCon[8]

Ronda 9
Ronda10
RCon[9]RC RCon[10]

Ronda 1
RCon[1]

Figura 3-7. Representacin grfica de los valores de Rcon(i).

D. Transformacin XOR con RCON
Consiste en realizar la operacin xor, entre el resultado de SubWord y el
valor de Rcon [i/Nk] correspondiente al nmero de ronda.
Ejemplo:
WSubWord = [2F 84 53 E3]
Rcon[i/Nk] = Rcon [4/4] = Rcon [1] = [01 00 00 00 ]
La representacin grfica de la operacin xor, se indica en la figura 3-8.

ENTRADA 1:
WSubWord

ENTRADA 2:
Ronda 1 R[1]

SALIDA:
WSubWorXorRcon

2F

01

2E

84

00

84

53

E3

XOR

00

00

53

E3

Figura 3-8. Operacin xor entre WSubWord y Rcon [1].

107

Diagrama de flujo de transformacin Xor con Rcon

El diagrama de flujo correspondiente a la transformacin Xor con Rcon,

se

indica en la figura 3-9.

Inicio XorRcon

Leer:
- WSubWord
-Rcon
WSubWord a0 ,a1,a2,a3r
Rcon r0 ,r1,r2,r3

WSubWord

XOR Rcon

WSubWordXorRcon = WAfterSubWord

Rcon

Escribir
WSubWordXorRcon

Fin XorRcon

Figura 3-9. Diagrama de flujo de la transformacin XorRcon.

E. W [i - Nk]
Consiste en encontrar la palabra w[i-Nk], donde, i corresponde al nmero de
palabra mltiplo de Nk que se est calculando, y el valor de Nk = 4.
W [i - Nk] = W [4-4] = W[0]
Donde el valor de W[0], se obtuvo de los valores de la llave.
Ejemplo:
La representacin grfica de la operacin W [i -Nk], se indica en la figura 3-10.

108

SALIDA:

W [0]
W [i -Nk] = W [4 - 4] = W [ 0 ]

41
42
43
44

Figura 3-10. W[ i- Nk ].
F. W[i] =TEMP XOR W[i-Nk]
Esta operacin consiste en realizar la operacin xor con el resultado de la
transformacin (Xor con Rcon) y el valor de W [ i Nk ], encontrado en el
paso anterior. El resultado corresponde a la palabra W[4], como se indica en
la figura 3-2.
Ejemplo:
WXorRcon = [2E 84 53 E3]
W[i-Nk] = W [4-4] = W [0]
W [0] = [41 42 43 44]
La representacin grfica se ilustra en la figura 3-11.
De la misma forma que se encontr W [4], se obtienen las siguientes palabras
mltiplos de cuatro. En el caso de W[8], se inicia la operacin de RotWord, con
W[7]; para W[12] con W[11] y as sucesivamente.

Diagrama de Flujo transformacin Xor con Rcon

El diagrama de flujo correspondiente a la transformacin Xor con Rcon,
indica en la figura 3-12.

se

109

ENTRADA 1:

ENTRADA 2:

SALIDA:

WXorRcon

W [0]

W[4]

2E

41

6F

84

42

C6

53
E3

XOR

43

10
A7

44

Figura 3-11. W [i] = tem XOR W[i-Nk].

Inicio TempXorW[i-Nk]

Leer
WXorRcon

w [i-Nk]
WXorRcon a0 ,a1,a2,a3r

w [i-Nk]

wi0 ,wi1,wi2,wi3

w [i-Nk] =

W[4 - 4]= W[0]

W[0]= w00 ,w01,w02,w03

Realizar la operacin XOR entre los valores de

WXorRcon y W[0]
W[4] = WXorRcon

W[0]

Escribir
W[4]

Fin TempXorW[i-Nk]

Figura 3-12. Diagrama de flujo correspondiente a TempXorW[i-Nk].

110

3.2.1.3 PALABRAS NO MLTIPLOS DE Nk=4, W[5], W[6], W[7], W[9], .W[43]

Se obtiene realizando un xor, entre la palabra que le precede a la que se desea
encontrar y la palabra W[i-Nk], donde i corresponde a la palabra que se va
obtener y Nk = 4. De esta forma se tiene:
W[5] = W[4] xor W[1]
W[6] = W[5] xor W[2]
W[7] = W[6] xor W[3]
W[8] = Se encuentra con la funciones de generacin de palabra mltiplo de Nk.
W[9] = W[8] xor W[5]
W[10] = W[9] xor W[6]
W[11] = W[10] xor W[7]
W[12] = Se encuentra con la funciones de generacin de palabra mltiplo de Nk.
W[13] = W[12] xor W[9], .W[43] = W[42] W[39].
El resultado de cada una de las palabras se indica en la tabla 3-4, en
representacin hexadecimal.
W[i]

Valor

W[i]

Valor

W[i]

Valor

W[i]

Valor

W[0]

41424344

W[11]

55E50529

W[22]

C31CB0C3

W[33]

871501FF

W[1]

45464748

W[12]

EF40B86A

W[23]

2E601EA6

W[34]

33102C01

W[2]

494A4B4C

W[13]

F7EBF213

W[24]

BFE4303B

W[35]

228220E7

W[3]

4D4E4F50

W[14]

8C8AA4C9

W[25]

48EB8F7D

W[36]

B050872C

W[4]

6FC610A7

W[15]

D96FA1E0

W[26]

8BF73FBE

W[37]

374586D3

W[5]

2A8057EF

W[16]

4F72595F

W[27]

A5972118

W[38]

0455AAD2

W[6]

63CA1CA3

W[17]

B899AB4C

W[28]

77199D3D

W[39]

26D78A35

W[7]

2E8453F3

W[18]

34130F85

W[29]

3FF21240

W[40]

882E11DB

W[8]

322B1D96

W[19]

ED7CAE65

W[30]

B4052DFE

W[41]

BF6B9708

W[9]

18AB4A79

W[20]

4F96140A

W[31]

11920CE6

W[42]

BB3E3DDA

W[10]

7B6156DA

W[21]

F70FBF46

W[32]

B8E713BF

W[43]

9DE9B7EF

Tabla 3-4. Palabras W[i].

111

Diagrama de flujo de las palabras no mltiplos de Nk=4

El diagrama de flujo correspondiente a las palabras no mltiplo de cuatro,

se

indica en la figura 3-13.

Inicio W[i]_Simple

Leer
W[i-1]

W[i-Nk]
W[i-1] a0 ,a1,a2,a3r

w [i-Nk]

wi0 ,wi1,wi2,wi3

Realizar la operacin XOR entre los valores de

W[i-1] y W[i-Nk]
W[i] = W[i-1]

W[i- Nk]

Escribir
W[i]

Fin W[i]_Simple

Figura 3-13. Diagrama de flujo correspondiente a palabras no mltiplos de cuatro.

3.2.2 CIFRADO
Como se indica en la figura 3-2, una vez encontradas las 44 palabras (W[0], W[1],
W[2].W[43]) en el proceso de expansin de llave, ya se puede realizar el
cifrado.
Se ha tomado como ejemplo de texto plano un bloque de 128 bits denotado como:
Texto plano (ASCII) = F E

N D A

R N

N D A

Texto plano (HEX) = 46 45 52 4E 41 4E 44 41 46 45 52 4E 41 4E 44 41

112

3.2.2.1 Ronda inicial

Consiste en realizar la operacin XOR entre el texto plano y el valor de la llave,
ingresados por el usuario, ambos puestos en forma matricial.
Ejemplo:
Expresado en forma hexadecimal se tiene:
Texto plano (HEX) = 46 45 52 4E 41 4E 44 41 46 45 52 4E 41 4E 44 41
Llave (HEX) = 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F 50
La representacin matricial de la ronda inicial, se ilustra en la figura 3-14.

Texto plano

Llave

Ronda inicial

46

41

46

41

41

45

49

4D

07

04

0F

0C

45

4E

45

4E

42

46

4A

4E

07

08

0F

00

52

44

52

44

43

47

4B

4F

11

03

19

0B

4E

41

4E

41

44

48

4C

50

0A

09

02

11

Figura 3-14. Ronda Inicial: resultado de la operacin xor entre el texto plano y la
llave.
Diagrama de Flujo de la ronda inicial
El diagrama de flujo correspondiente a la ronda inicial, se indica en la figura 315.

3.2.2.2 Ronda 1
Como se ilustra en la figura 3-2, la siguiente etapa corresponde a la Ronda 1,
proceso que contiene cuatro operaciones:

113

A. SubByte
B. ShiftRows
C. MixColumns
D. Xor

Inicio RondaInicial

Leer
Texto Plano TP
Llave K

TP tp0,tp1,..tp127

k0,k1,..k127

Realizar la operacin XOR entre los valores de

TP y K
RondaInicial = TP

Escribir
RondaInicial

Fin RondaIncial

Figura 3-15. Diagrama de flujo correspondiente a la ronda inicial.

A. SubBytes
Para la sustitucin de bytes se usa la caja S (tabla 3.3), con el mismo
procedimiento que ya se emple en la expansin de la llave en la figura 3-5.
Ejemplo:
La representacin matricial de la sustitucin de bytes, se ilustra en la figura 316.
El diagrama de flujo correspondiente a la operacin SubByte, se indica en la
figura 3-17.

114
Salida:
SubBytes

Entrada:
Ronda inicial
07

04

0F

0C

C5

F2

76

FE

07

08

0F

00

C5

30

76

63

11

03

19

0B

82

7B

D4

2B

0A

09

02

11

67

01

77

82

Figura 3-16. Ejemplo prctico: SubBytes, ronda 1.

Inicio SubBytes

Leer RondaIncial RI

RI a0

,a1,a2,..a16

Los valor de ai, en formato hexadecimal

a0

X0Y0

a1

X1Y1

..

a16

X16Y16

Se define la matriz MSBOX de 16 x 16

MSBOX = [f0c0, f1c2.,f16c16]

Se remplazan los valores (Xi,Yi), por lo

valores correspondientes a la filas y columnas
(fi, ci)de MSBOX respectivamente.

X0Y0

f0c0

X1Y1=f1c1
.

X16Y16 =f16c16
SubBytes = f0c0,f1c1,f2c2,.f16c16

Escribir
SubByte

Fin SubByte

Figura 3-17. Diagrama de flujo correspondiente a SubByte.

115

B. ShiftRows
Consiste en aplicar el desplazamiento de filas al resultado de la matriz
SubByte, tal como indica la figura 3-18.

Figura 3-18. Permutacin de ShiftRows.

Ejemplo:
La representacin matricial de la permutacin ShiftRows, se ilustra en la
figura 3- 19.

Entrada:

Salida:

SubBytes

Desplazamiento de filas

C5

F2

76

FE

C5

F2

76

FE

C5

30

76

63

30

76

63

C5

82

7B

D4

2B

D4

2B

82

7B

67

01

77

82

82

67

01

77

Figura 3-19. Ejemplo prctico: ShirfRows, ronda 1.

Diagrama de flujo de la operacin ShiftRows
El diagrama de flujo correspondiente a la operacin ShiftRows, se indica en
la figura 3-20.

116

Inicio ShiftRows

Leer SubBytes SB

SB

ShiftRows =

S00
S10
S20
S30
S00
S11
S22
S33

S01
S11
S21
S31
S01
S12
S23
S30

S02
S12
S22
S32

S03
S13
S23
S33

S02
S13
S20
S31

S03
S10
S21
S32

Escribir ShiftRows

Fin ShiftRows

Figura 3-20. Diagrama de flujo correspondiente a ShiftRows.

C. MixColumns
Consiste en multiplicar

cada columna de la matriz de entrada, por una

columna constante que se obtiene en GF(28) [X]/(X^4+1).

Una representacin grfica se indica en la figura 3-21.

Figura 3-21. MixColumns.

117

Para obtener la representacin matricial, las columnas se consideran

polinomios sobre GF(28), y se multiplican modulo (x4 + 1), con un polinomio
fijo c(x), donde:

El desarrollo matemtico de esta seccin se encuentra en el anexo 10.
Ejemplo:
La representacin grfica de la operacin MixColumns, se ilustra en la figura
3-22.
Salida:

Entrada:
ShiftRows

MixColumns

C5

F2

76

FE

97

29

CA

BF

30

76

63

C5

40

04

2C

95

D4

2B

82

7B

DB

7B

09

54

82

67

01

77

AF

9E

79

49

Figura 3-22. Ejemplo prctico: MixColumns, ronda 1.

Diagrama de flujo de la operacin MixColumns
El diagrama de flujo correspondiente a la operacin MixColumns, se indica en
la figura 3-23.
D. Xor
Se realiza la operacin xor, entre el resultado de la operacin MixColumns
(MC), y las palabras correspondientes a la ronda1 las cuales son: W[4], W[5],
W[6], W[7].

118

Inicio MixColumns

Leer
ShiftRows SR

SR

M =

C1 =

C2 =

C3 =

C4 =

a00
a10
a20
a30
02
01
01
03

a01
a11
a21
a31

a02
a12
a22
a32

03
02
01
01

01
03
02
01

a03
a13
a23
a33
01
01
03
02

a00'
02
a10'
01
a20' = 01
a30'
03

03
02
01
01

01
03
02
01

01
01
03
02

a00
a10
a20
a30

a01'
02
01
a11'
a21' = 01
a31'
03

03
02
01
01

01
03
02
01

01
01
03
02

a01
a11
a21
a31

a02'
02
a12'
01
a22' = 01
a32'
03

03
02
01
01

01
03
02
01

01
01
03
02

a02
a12
a22
a32

a03'
02
a13'
01
a23' = 01
a33'
03

03
02
01
01

01
03
02
01

01
01
03
02

a03
a13
a23
a33

Resultado: MixColumns

MixColumns MC
a00' a01'
a10' a11'
MC=[MC1 MC2 MC3 MC4]= a20' a21'
a30' a31'

a02'
a12'
a22'
a32'

a03'
a13'
a23'
a33'

Escribir
MC

Fin MixColumns

Figura 3-23. Diagrama de flujo correspondiente a MixColumns.

Ejemplo:
La representacin grfica del ejemplo prctico, se ilustra en la figura 3-24.

119

ENTRADA 1:

ENTRADA 2:

MixColumns

W[4] W[5] W[6] W[7]

SALIDA:
Ronda 1

97

29

CA

BF

6F

2A

63

2E

F8

03

A9

91

40

04

2C

95

C6

80

CA

84

86

84

E6

11

DB

7B

09

54

10

57

1C

53

CB

2C

C1

07

AF

9E

79

49

A7

EF

A3

F3

08

71

DA

BA

Figura 3-24. Ejemplo prctico: Xor, ronda 1.

Diagrama de flujo de la operacin Xor
El diagrama de flujo correspondiente a la operacin xor, se indica en la figura
3-25.

3.2.2.3 Rondas 2, 3, 4, 5, 6, 7, 8 y 9
Como se indica en la figura 3-2, para la ronda 2, se ejecuta con el dato de
entrada correspondiente al resultado de la ronda 1 y las palabras W[8], W[9],
W[10], y W[11]. El dato de entrada para la ronda tres ser el resultado de la
ronda dos y las palabras W[12], W[13], W[14], y W[15]. Lo mismo hasta la ronda
nueve.
Realizando estos clculos, se tiene los siguientes resultados:
Ronda 1: F803A9918684E611CB2C15070871DABA
Ronda 2: FC92E7A6CBB32F28B67EC7DBA0DF742A
Ronda 3: 000F33D19EBE3AE9C6FA21CADBB5335F
Ronda 4: 5202EA6285D1FEE03F65C59F2C4BC09C
Ronda 5: 75652834C5126E92044DF26C355DB8F6
Ronda 6: 15AE8CEB32E51C8AAB5C6FF64352C7AD
Ronda 7: 880B9C319FE93B25F2C0F303969D4E38

120

Ronda 8: 030702540FFC6E12DA952622F520728A
Ronda 9: 04694A962CEDE5253BD078481A5CA089

Inicio Xor

Leer
MixColumns MC
Palabras W

MC MC0,MC1,..MC127
W W0,W1,..W127

Realizar la operacin XOR entre los valores de

MC y W
Ronda1 = MC

Escribir
Ronda1

Fin Xor

Figura 3-25. Diagrama de flujo correspondiente a operacin Xor.

3.2.2.4 Ronda 10
Como se indica en la figura 3-2, esta ronda realiza todos los pasos de las rondas
anteriores, excepto la operacin MixColumns. Es decir, la salida de esta ronda
es calculada mediante los pasos siguientes:
A. SubBytes
B. ShiftRows
C. Xor
El desarrollo de estas etapas es la siguiente:

121

A. SubBytes
En la figura 3-26,

se ilustra

el resultado de la operacin SubBytes

correspondiente a la ronda 10.

Salida:

Entrada:

SubBytes

Ronda 1
04

69

4A

96

F2

F9

D6

90

2C

ED

E5

25

71

55

D9

3F

3B

D0

78

48

E2

70

BC

52

1A

5C

A0

89

A2

4A

E0

A7

Figura 3-26. Ejemplo prctico: SubBytes, ronda 10.

B. ShiftRows
En la figura 3-27,

se ilustra

el resultado de la operacin ShiftRows

correspondiente a la ronda 10.

Entrada:

Salida:

SubBytes

ShiftRows

F2

F9

D6

90

F2

F9

D6

90

71

55

D9

3F

55

D9

3F

71

E2

70

BC

52

BC

52

E2

70

A2

4A

E0

A7

A7

A2

4A

E0

Figura 3-27. Ejemplo prctico: ShirftRows, ronda 10.

C. Xor
En la figura 3-28, se ilustra el resultado de la operacin Xor correspondiente
a la ronda 10.

122
ENTRADA 1:

ENTRADA 2:

ShiftRows

SALIDA:

W[40] W[41] W[42] W[43]

Ronda 10

F2

F9

D6

90

88

BF

BB

9D

7A

46

6D

0D

55

D9

3F

71

2E

6B

3E

E9

7B

B2

01

98

BC

52

E2

70

11

97

3D

B7

AD

C5

DF

C7

A7

A2

4A

E0

DB

08

DA

ED

7C

AA

90

0F

Figura 3-28. Suma llave de etapa, ronda 10.

El resultado obtenido en la ronda 10 es el texto cifrado; el cual es ledo de
izquierda a derecha:
Texto cifrado = 7A7BAD7C46B2C5AA6D01DF900D98C70F

3.2.3 DESCIFRADO
El descifrado sigue la estructura de la figura 3-29. El proceso de expansin de
llave es el mismo que se emple en el proceso de cifrado.
3.2.3.1 Ronda 1
Como

se ilustra en la figura 3-29, la etapa que corresponde a la ronda 1,

contiene tres operaciones:

A. Xor
B. ShiftRows Inversa
C. SubBytes Inversa
Cada una de estas etapas se detalla a continuacin:
A. Xor
La operacin xor se realiza entre el texto cifrado, y las palabras: W[40], W[41],
W[42], W[43].

W40, W41, W42, W43

W36, W37, W38, W39

W4, W5,W6,W7

W0, W1, W2, W3

Descifrado

TEXTO CIFRADO
128 Bits

Ronda
1

Ronda
2

Ronda
9

Ronda
Final

TEXTO PLANO
128 Bits

Figura 3-29. Representacin grfica del descifrado AES.

Expansin de llave

W41
W42
W43

W40

W37
W38
W39

W36

W5
W6
W7

After xor with Rcon

Temp Xor

W4

W0
W1
W2
W3

Rcon

SubWord

RotWord

LLAVE
128 Bits

123

XOR

ShiftRows Inv.

SubBytes Inv.

XOR

MixColumns Inv.

ShiftRows Inv.

SubBytes Inv.

124

B. ShiftRows inversa
La operacin ShiftRows, de forma inversa se realiza como una permutacin,
tal como indica la figura 3-30.

Figura 3-30. ShiftRows inversa.

C. SubBytes inversa
Esta operacin se realiza de la misma forma que en el cifrado,

pero la

sustitucin de los valores se los aplica con la caja-S inversa. Los valores de la
caja-S inversa se muestran en la tabla 3-5. El fundamento matemtico para la
obtencin de estos valores se desarrolla en el anexo 10.

Tabla 3-5. Caja -S, inversa. [3.4]

3.2.3.2 Rondas 2, 3, 4, 5, 6, 7, 8 y 9
La siguiente ronda (ronda 2), como se indica en la figura 3-29, se ejecuta con el
dato de entrada correspondiente a la ronda uno y las palabras W[36], W[37],

125

W[38] y W[39]. El dato de entrada para la ronda tres ser el resultado de la ronda
dos y las palabras W[35], W[36], W[37] y W[38], y as sucesivamente. Las etapas
que corresponden a cada una de estas rondas son:
A. Xor
B. MixColumns Inversa
C. ShiftRows Inversa
D. SubByte Inversa
A continuacin se detalla el funcionamiento de la etapa MixColumns inversa, ya
que las otras etapas se realizan de la misma forma que se describi en el punto
anterior.
B. MixColumns inversa
Consiste en multiplicar

cada columna de la matriz de entrada, por una

columna constante que se obtiene en GF(28) [X]/(X4+1). Una representacin

grfica se indica en la figura 3-31, y el desarrollo matemtico para obtener la
matriz constante se muestra en el anexo 10.

Figura 3-31. MixColums inversa.

3.2.3.3 Ronda Final
Como se ilustra en la figura 3-29, al finalizar se realiza la ronda final, en la cual se
realiza la operacin xor, con el resultado de la ronda 9 y las palabras W[0], W[1],
W[2] y W[3]. El resultado de la ronda final corresponde al texto plano.

126

3.2.4 DESCRIPCIN INTERFAZ GRFICA DE MATLAB PARA AES

La interfaz grfica, se desarroll en MatLab 7.6.0 (R2008a). El usuario deber
ingresar un texto plano y la llave en formato ASCII. La interfaz grfica se observa
en la figura 3-32.

a.
b.

c.
d.

Figura 3-32. Interfaz grfica del cifrado AES.

a. El usuario debe seleccionar la opcin que desea realizar: cifrado o

descifrado.

Cifrar: habilita los botones cifrar, clear y salir.

Una vez que se

termine el proceso de cifrado, el resultado es guardado en un

archivo txt, para poder descifrar.

127

Descifrar: habilita los botones descifrar, abrir, clear y salir. Para

realizar esta opcin se debe abrir un archivo txt, previamente cifrado
con el botn abrir.

b. La contrasea corresponde a la llave y debe ser confirmada, para poder

realizar el paso siguiente. Se debe ingresar 16 caracteres en formato
ASCII.
c. En este panel se indicar los resultados del proceso de cifrado y
descifrado.
d. Es el conjunto de cuatro botones que realizaran las operaciones requeridas
por el usuario :

Botn Cifrar

Botn Descifrar

Botn Guardar

Botn Abrir

Botn Clear

Botn Salir

El diagrama de flujo que responde al requerimiento de la interfaz grfica se

describe en la figura 3-33.
El cdigo fuente correspondiente a la implementacin del cifrado y descifrado
del estndar AES realizado en MatLab se muestra en el anexo 11.

3.3 DISEO DE UN SISTEMA DE CIFRADO AES USANDO FPGA

La arquitectura planteada para el cifrador AES es presentada en la figura 3-34.
Aqu se puede observar claramente los distintos mdulos o componentes del
sistema, y el flujo de bits entre ellos por medio de los buses de datos.

128

Inicio

No

Cifrar
Si

Ingresar
Texto plano
Llave

Ingresar
Texto cifrado
Llave

Texto plano TP
Llave K

Texto cifrado TP
Llave K

TP vacio
K = 128 bits

TC vacio
K = 128 bits

No
No

Si

Si

Texto Cifrado TC

Texto Plano TP

Cifrar:
TC [TP,K]

Descifrar:
TP [TC,K]

Escribir TC

Escribir TP

Cifrar nuevo TP

Descifrar nuevo TC

Si

No

No

Salir

Fin

Figura 3-33. Diagrama de flujo correspondiente a la interfaz grfica.

El bloque de color verde representa a la aplicacin realizada en MatLab, las
flechas de color negro representan a los buses que transportan datos entre los

129

mdulos y los bloques de color celeste representan componentes que se

encuentran en el interior del chip FPGA Virtex 5.
Activador
de
Registro

Registro
Paralelo/Serial
Mdulo en Matlab
de
envio
y
recepcion de datos

UART Rx/Tx
Cifrador
AES

PC

Comparador
Activador

FPGA

Figura 3-34. Arquitectura del cifrador AES.

Como se observ en la etapa de descripcin del algoritmo AES, las etapas que lo
constituyen, se encuentran representadas en la figura 3-2, el algoritmo presenta
una estructura secuencial, por lo que se debe disear un circuito secuencial en
VHDL, que permita describir el comportamiento del algoritmo.

3.3.1 CONSIDERACIONES DE DISEO

Para la realizacin de este diseo son necesarios doce bloques, diez bloques de
estos representan a las diez iteraciones o rondas que realiza el algoritmo, un
bloque adicional representa la ronda inicial y el restante indica la expansin de la
llave.
Cada bloque de una ronda posee 384 puertos, 256 de entrada y 128 de salida.
Los primeros 128

de entrada representan los datos de entrada de la ronda

anterior, los segundos 128 representan la entrada de las 4 subllaves y los 128
pines de salida corresponden a la salida de cada ronda.
El bloque de la ronda inicial de igual manera tambin posee 384 puertos, 256 de
entrada y 128 de salida. Los primeros 128 de entrada representan los datos del

130

texto plano, los segundos 128 de entrada representan los datos de entrada de las
4 subllaves y los 128 puertos de salida corresponden a la salida de la ronda
inicial y la entrada a la ronda uno.
Por otra parte el bloque expansin de la llave posee 1536 puertos, de los cuales
128 son de entrada y los restantes 1408 son de salida. Los 128 de entrada
corresponden la llave que ingresa el usuario y los puertos de salida corresponden
a las 44 subllaves generadas a partir de la llave inicial. En este bloque se tendra
que las 44 subllaves son generadas en paralelo.
Como ventaja de este diseo se tiene la velocidad en cuanto al procesamiento de
los datos ya que estos en su mayora se calculan,

en forma paralela. La

desventaja seria el uso de recursos en cuanto a CLBs

y espacios de

almacenamiento, pero debido a la gran cantidad de recursos que se dispone en el

dispositivo Virtex 5, el diseo se acepta como vlido.

3.3.2 DESCRIPCIN EN VHDL DEL ESTNDAR AES

El mdulo del sistema de cifrado contiene cinco entidades y cada una de estas
entidades representa un bloque en la arquitectura descrita en la figura 3-34. Las
cinco entidades se unen mediante components en una entidad global
denominada aes_total, y esta es la que se sintetiza e implementa en el kit de
entrenamiento. La estructura interna de la entidad aes_total se describe en el
diagrama RTL de la figura 3-35.

3.3.2.1 Bloque UART

Para el bloque UART que se utiliza para la transmisin y recepcin de datos, los
puertos asignados a esta entidad se observan en la figura 3-36.
A diferencia de la UART desarrollada en el captulo 2, para la implementacin del
cifrado S-DES, en este diseo se incorporan las entidades: uart_tx y
fifoTransmision. Dichas entidades sern descritas de forma detallada.

131

Figura 3-35. Diagrama RTL interno del mdulo FPGA.

Figura 3-36. Diagrama RTL total UART.

Internamente el bloque UART, presenta la estructura que se describe en la figura
3-37.

132

Figura 3-37. Diagrama RTL interno UART.

Las entidades internas son las siguientes:

Entidad uart_rx, recibe los datos, enviados por la interfaz grfica en

MatLab y los envia a la fifo de recepcin:
clk : in STD_LOGIC;
reset : in STD_LOGIC;
rx : in STD_LOGIC;
s_tick : in STD_LOGIC;
rx_done_tick : out STD_LOGIC;
dout : out STD_LOGIC_VECTOR (7 downto 0);
La funcin de este bloque es la de recibir una trama serial y extraer los bits
de datos, para ello usa un esquema de sobremuestreo comnmente

133

utilizado para localizar la posicin media de cada bit transmitido cuando se

tome la muestra real. La frecuencia de muestreo ms comn es de 16
veces la frecuencia de la seal. Por lo tanto cada bit se muestrea 16 veces,
pero solo una muestra se guarda. Dicho procedimiento se explic a detalle
en el captulo 2. [3.6]

Entidad fifoRecepcion, almacena los datos correspondientes al texto

plano y la llave. [3.6] Los datos son enviados a la entidad cifrador. Los
puertos de entrada y salida son:
clk : in STD_LOGIC;
reset : in STD_LOGIC;
rd : in STD_LOGIC;
wr : in STD_LOGIC;
w_data : in STD_LOGIC_VECTOR (B-1 downto 0);
empty : out STD_LOGIC;
full : out STD_LOGIC;
r_data : out STD_LOGIC_VECTOR (255 downto 0);
Donde los valores de B corresponden a un tipo de dato generic denotado
como:
generic( B: natural := 8);
La fifo de recepcin est diseada para almacenar 256 bits, de los cuales
los primeros 128 corresponden al texto plano, y los segundos a la llave.
Estos datos son enviados a la entidad cifrador.

Entidad fifoTransmision, recibe los datos cifrados los almaceno y envia

a la entidad uart_tx, para que realice el proceso de transmisin del texto
cifrado. Los puertos de entrada y salida son:
clk : in STD_LOGIC;
reset : in STD_LOGIC;

134

rd : in STD_LOGIC;
wr : in STD_LOGIC;
w_data : in STD_LOGIC_VECTOR (B-1 downto 0);
empty : out STD_LOGIC;
full : out STD_LOGIC;
r_data : out STD_LOGIC_VECTOR (B-1 downto 0);
Donde los valores de B corresponden a un tipo de dato generic denotado
como:
generic( B: natural := 8);
A diferencia de la fifo de recepcin, aqu se almacenan 128 bits
correspondientes al texto cifrado. Los datos en la fifo de transmisin, se
reciben serialmente mediante la entidad registro. Una vez que se llena la
fifo se enva la bandera de full que es visualizada mediante un led en la
tarjeta y se envan los datos manualmente a la uart_tx. La lectura y envi
de los datos se realiza de uno en uno en bloques de 8 bits, como indica la
figura 3-38.

Figura 3-38. Fifo de transmisin.

135

Entidad uart_tx, enva los datos cifrados a la interfaz grfica para que
sean visualizados por los usuarios. [3.6]
Los puertos de entrada y salida son:
clk : in STD_LOGIC;
reset : in STD_LOGIC;
tx_start : in STD_LOGIC;
s_tick : in STD_LOGIC;
din : in STD_LOGIC_VECTOR (7 downto 0);
tx_done_tick : out STD_LOGIC;
tx : out STD_LOGIC;
El diseo de este bloque contempla una mquina de estados finitos. En
este diseo se tiene cuatro estados:

Idle

Start

Data

Stop

La transicin entre uno u otro estado es controlado por seales internas

que se activan o desactivan dependiendo de la operacin que se vaya a
realizar.
o Estado Idle: En este estado, la seal tx_next es la encargada de
transmitir los datos hacia el puerto serial de la PC, la misma se
activa en uno lgico ya que esto indica al puerto serie de la PC que
todava no se realizar ningn envo de datos. [3.6]
Cuando la seal tx_start toma el valor el valor de 1, entonces se
pasa al estado start, se inicializa el contador s en cero y se
almacena los datos recibidos de la entidad registro en la seal

136

b_next. En la figura 3-39, se indica un fragmento del cdigo que

realiza este procedimiento.

Figura 3-39. Fragmento de cdigo del estado idle.

o Estado Start: En este estado, la seal tx_next toma el valor de cero
para indicar que va iniciar un envo de datos, cuando la seal s_tick
toma el valor de uno y la seal s_reg toma el valor de 15, entonces
se pasa al estado data , se reinicializa el contador s y el contador
n en cero. En la figura 3-40, se indica un fragmento del cdigo que
realiza este procedimiento. [3.6]

Figura 3-40. Fragmento de cdigo del estado start.

o Estado Data: En este estado, la seal tx_next toma el valor del
primer elemento almacenado en la seal b_reg, luego se verifica que
el valor de la seal s_tick sea 1 y que el contador s, alcance el
valor de 15, para garantizar el esquema de muestreo, cuando esto
ocurre se almacena el valor de los datos de entrada en la seal

137

b_next. En la figura 3-41, se indica un fragmento del cdigo que

realiza este procedimiento. [3.6]

Figura 3-41. Fragmento de cdigo del estado data.

o Estado Stop: En este estado, la seal tx_next toma el valor de uno,
de esta manera se indica que la transmisin ha culminado y se pasa
al estado Idle completando el ciclo. En la figura 3-42, se ilustra un
fragmento del cdigo que realiza este procedimiento. [3.6]

Figura 3-42. Fragmento de cdigo del estado stop.

Entidad mod_m_counter, genera una seal de muestreo. Los puertos

de entrada y salida son:
clk : in STD_LOGIC;
reset : in STD_LOGIC;

138

max_tick : out STD_LOGIC;

q : out STD_LOGIC_VECTOR(N-1 downto 0);
Donde los valores de N corresponden a un tipo de dato generic denotado
como:
generic( N: integer := 9);
Genera una seal de muestreo cuya frecuencia es exactamente 16 veces
la frecuencia de la velocidad de seal de la UART de la PC. [3.6]

3.3.2.2 Bloque Cifrador

Este bloque contiene todo el proceso de cifrado que contempla el estndar AES,
siguiendo el esquema de la figura 3-35, la entidad cifrador recibe de la entidad
fifo de recepcin el texto plano y la llave, una vez que se efectan las rondas
internas del algoritmo, se devuelve el texto cifrado. Los puertos de entrada y
salida correspondientes a la entidad cifrador se detallan en la figura 3-43:
llave : in STD_LOGIC_VECTOR (127 downto 0);
texto_plano : in STD_LOGIC_VECTOR (127 downto 0);
texto_cifrado : out STD_LOGIC_VECTOR (127 downto 0);

Figura 3-43. Diagrama RTL correspondiente a la entidad cifrador.

Internamente la entidad cifrador est compuesta por el diagrama de la figura 3-44
correspondiente a cada una de sus entidades internas.

Figura 3-44. Diagrama RTL interno de la entidad cifrador.

139

140

Las entidades internas que componen a la entidad cifrador se unen mediante

components y son las siguientes:

Entidad inpu_ronda_inicial,

realiza la operacin correspondiente al

cifrado de la ronda inicial. Los puertos de entrada y salida son:

cin1_1 : in STD_LOGIC_VECTOR (31 downto 0);
cin2_1 : in STD_LOGIC_VECTOR (31 downto 0);
cin3_1 : in STD_LOGIC_VECTOR (31 downto 0);
cin4_1 : in STD_LOGIC_VECTOR (31 downto 0);
cin1_2 : in STD_LOGIC_VECTOR (31 downto 0);
cin2_2 : in STD_LOGIC_VECTOR (31 downto 0);
cin3_2 : in STD_LOGIC_VECTOR (31 downto 0);
cin4_2 : in STD_LOGIC_VECTOR (31 downto 0);
cout1 : out STD_LOGIC_VECTOR (31 downto 0);
cout2 : out STD_LOGIC_VECTOR (31 downto 0);
cout3 : out STD_LOGIC_VECTOR (31 downto 0);
cout4 : out STD_LOGIC_VECTOR (31 downto 0);
La figura 3-45 indica los resultados de la simulacin realizada para la
ronda inicial. Los siguientes valores corresponden al texto plano:
cin1_1 : 4645524E
cin2_1 : 414E4441
cin3_1 : 4645524E
cin4_1 : 414E4441
Los valores corresponden a la llave:
cin1_2 : 41424344
cin2_2 : 414E4441
cin3_2 : 4645524E
cin4_2 : 414E4441

141

Figura 3-45. Simulacin entidad inpu_ronda_inicial.

Como se muestra en la figura 3-45, el resultado es el esperado ya que los
valores de

cout1, cout2, cout3, cout4, corresponden a los valores

obtenidos en la seccin 3.2.2.1.

Entidad ronda, esta entidad es generada una sola vez, pero es clonada
nueve veces correspondientes a las nueve rondas del proceso de cifrado.
Los puertos de entrada y salida son:
cin1 : in STD_LOGIC_VECTOR (31 downto 0);
cin2 : in STD_LOGIC_VECTOR (31 downto 0);
cin3 : in STD_LOGIC_VECTOR (31 downto 0);
cin4 : in STD_LOGIC_VECTOR (31 downto 0);
subllave: in std_logic_vector (127 downto 0);
cout1 : out STD_LOGIC_VECTOR (31 downto 0);
cout2 : out STD_LOGIC_VECTOR (31 downto 0);
cout3 : out STD_LOGIC_VECTOR (31 downto 0);
cout4 : out STD_LOGIC_VECTOR (31 downto 0);
De este proceso es importante describir la lgica de descripcin de
hardware de cada una de las entidades internas:

142

A. subByte
B. shiftRows
C. mix_column
D. ope_xor

Figura 3-46. Diagrama RTL interno de la entidad ronda.

A. Entidad subByte
Este bloque constituye una memoria ROM, ya que en su interior se almacena
una matriz con 256 valores escritos en formato hexadecimal, que
corresponden a la caja-S. La funcin de esta entidad es la de sustituir los
valores de entrada, por los valores de la caja-S, para ello los valores de
entrada sirven como direcciones de memoria para leer la tabla.
Para describir la caja-S, se declar un tipo de dato definido por el usuario
llamado TYPE_MATRIZ como un arreglo de 256 elementos y cada elemento
era de tipo STD_LOGIC_VECTOR (7 DOWNTO 0), luego se declar como
valor constante SBOX cuyo tipo de dato era TYPE_MATRIZ; en la constante
SBOX se almacenaron los valores de la caja-S. La manera en la que se lee
un valor de la tabla SBOX se muestra en la figura 3-47.

143

process(byte_Uno)
begin
aux(31 downto 24) <= SBOX(to_integer(unsigned(byte_Uno)));
end process;

Figura 3-47. Fragmento del cdigo de la entidad subByte.

En donde byte_Uno representa un elemento de la columna de entrada, luego
este es pasado a formato sin signo y luego a entero. Cada valor de byte_Uno
est comprendido entre 0 y 255, y dado que el arreglo SBOX posee
posiciones de memoria de 0 a 255 por lo que de esta forma se pueden leer
cada uno de los elementos de SBOX.
La

figura 3-48 indica los resultados de la simulacin realizada para la

operacin SubByte, correspondiente a la ronda uno. Los siguientes valores

corresponden a los datos de entrada:
cin1: 0707110A
cin2: 04080309
cin3: 0F0F1902
cin4: 0C000B11

Figura 3-48. Simulacin entidad subByte, ronda1.

Como se puede observar,

los resultados obtenidos son iguales a los

desarrollados en la seccin 3.2.2.2.

144

B. Entidad shiftRows
Este bloque realiza un desplazamiento de las filas de la matriz de estado. Para
representar este desplazamiento en este diseo se realiza el reordenamiento
de los elementos de las columnas de la matriz de estado ya que en este
bloque se tiene como elementos de entrada columnas. La figura 3-49, contiene
fragmento de cdigo de esta permutacin.

architecture arch of shiftRows is

begin
cout1<=cin1(31
cout2<=cin2(31
cout3<=cin3(31
cout4<=cin4(31

downto
downto
downto
downto

24)&cin2(23
24)&cin3(23
24)&cin4(23
24)&cin1(23

downto
downto
downto
downto

16)&cin3(15
16)&cin4(15
16)&cin1(15
16)&cin2(15

downto
downto
downto
downto

8)&cin4(7
8)&cin1(7
8)&cin2(7
8)&cin3(7

downto
downto
downto
downto

end arch;

Figura 3-49. Fragmento del cdigo de la entidad shiftRows.

La

figura 3-50

muestra

los resultados de la simulacin realizada de la

entidad shiftRows, correspondiente a la ronda uno. Los siguientes valores

corresponden a los datos de entrada:
cin1: C5C58267
cin2: F2307B01
cin3: 7676D477
cin4: FE632B82

Figura 3-50. Simulacin entidad shiftRows, ronda1.

0);
0);
0);
0);

145

Como se puede observar,

los resultados obtenidos son iguales a los

desarrollados en la seccin 3.2.2.2.

C. Entidad mix_column
Como se explic en la operacin MixColumns,

se debe multiplicar cada

columna de la matriz de entrada por una columna constante que se obtiene en

GF(28) [X]/(X4+1), esta operacin en MatLab no resulta muy compleja ya que
usa los recursos computacionales de esta herramienta en la multiplicacin de
matrices y su reduccin en GF(28). Este proceso en VHDL ya no resulta tan
fcil, pues realizar la multiplicacin de polinomios y la divisin para reducir en
el campo GF(28) utilizara muchos recurso del dispositivo FPGA, es por esta
razn que se utiliza las propiedades de aritmtica modular para encontrar la
forma de multiplicar matrices. Teniendo en cuenta la figura 3-21, se tiene los
siguientes resultados:


Donde ,  , , , son el resultado de la MixColumn, y los valores de ,

 , , , son los valores correspondientes a la columna de datos de

entrada. Se puede observar en la matriz de resultados que nicamente se

debe determinar la multiplicacin de cada uno de los valores de la columna de
entrada por los valores constantes {02} y {03}; y reagrupar este resultado
como se indica en la ecuacin anterior.
Ejemplo:
Se realizar el ejemplo prctico de dos valores distintos de C 0, es decir
cuando toma el valor de uno y cero y se proceder a multiplicar por los
valores constantes {02} y {03}.

146

Caso 1

= 11110000 = F0 =

Multiplicacin de por {02}



11110000
10
111100000

Reducir a mdulo 11B

Reducir mdulo 11B

 + + ++1

1

111100000
100011011
011111011

Multiplicacin de por {03}



Reducir a mdulo 11B

11110000
11
100010000
Reducir mdulo 11B

 + + ++1
1

100010000
100011011
000001011

De las operaciones anteriormente realizadas se obtiene los siguientes

resultados:

= =

147

Caso 2

= 01110000 = 70 =





01110000
10
011100000

No es necesario reducir a mdulo 11B

= 10010000
De lo explicado en el caso 1 y 2, se puede realizar las operacines de
mix_columun en VHDL como se indica en el la figura 3-51.

process (c1,polinomio_red)
begin
-- Multiplicacin ;
if

c1(7) = '1' then

c1_red <= c1(6 downto 0)&'0' xor polinomio_red;
elsif (c1(7) = '0') then
c1_red <= c1(6 downto 0)&'0';
end if;
end process;
-- Multiplicacin ;
c1_p3<=c1_red xor c1;

Figura 3-51. Fragmento de cdigo de la entidad mix_columns.

En estas operaciones se realizan los valores ,

y luego se

reagrupan para formar la matriz de salida como se indica a continuacin.



148

La

figura 3-52

muestra

los resultados de la simulacin realizada de la

entidad mix_columns, correspondiente a la ronda uno. Los siguientes valores

corresponden a los datos de entrada:
cin1: C530D482
cin2 : F2762B67
cin3 : 76638201
cin4 : FEC57B77

Figura 3-52. Simulacin entidad mix_columns, ronda1.

Como se puede observar,

los resultados obtenidos son iguales a los

desarrollados en la seccin 3.2.2.2.

D. Bloque Operacin Xor con la llave
En este bloque nicamente se realiza una operacin xor entre el resultado que
se obtiene de la entidad mix_column y la llave. El cdigo que realiza esta
operacin se muestra en la figura 3-53.

149

architecture Behavioral of ope_xor is

begin
cout1 <= cin1_1 xor cin1_2;
cout2 <= cin2_1 xor cin2_2;
cout3 <= cin3_1 xor cin3_2;
cout4 <= cin4_1 xor cin4_2;
end Behavioral;

Figura 3-53. Fragmento de cdigo de la entidad opr_xor.

La

figura 3-54

muestra

los resultados de la simulacin realizada de la

entidad opr_xor, correspondiente a la ronda uno. Los siguientes valores

corresponden a los datos de entrada:
cin1_1: 9740DBAF
cin2_1 : 29047B9E
cin3_1: CA2C0979
cin4_1: BF955449
Datos de la llave correspondiente a las palabras: W [4], W [5], W [6] y W [7]
respectivamente:
cin1_2: 6FC610A7
cin2_2 : 2A8057EF
cin3_2: 63CA1CA3
cin4_2: 2E8453F3

Figura 3-54. Simulacin entidad opr_xor, ronda1.

150

Como se puede observar,

los resultados obtenidos son iguales a los

desarrollados en la seccin 3.2.2.2. Estos valores corresponden al resultado

final de la ronda 1.

Entidad ronda10,

corresponde a la ltima ronda en el proceso de

cifrado. Los puertos de entrada y salida son:

cin1 : in STD_LOGIC_VECTOR (31 downto 0);
cin2 : in STD_LOGIC_VECTOR (31 downto 0);
cin3 : in STD_LOGIC_VECTOR (31 downto 0);
cin4 : in STD_LOGIC_VECTOR (31 downto 0);
subllave: in std_logic_vector (127 downto 0);
cout1 : out STD_LOGIC_VECTOR (31 downto 0);
cout2 : out STD_LOGIC_VECTOR (31 downto 0);
cout3 : out STD_LOGIC_VECTOR (31 downto 0);
cout4 : out STD_LOGIC_VECTOR (31 downto 0));
Como ya se observ en el proceso de simulacin del algoritmo en MatLab,
esta entidad se encuentra formada por las entidades subByte, shiftRows y
la operacin xor con la llave. En la figura 3-55, se muestra el diagrama de
entidades las mismas que constituyen la entidad ronda10.

Figura 3-55. Diagrama RTL interno de la entidad ronda 10.

151

Entidad LLAVE_EXPANSION,

esta entidad recibe los datos

correspondientes a la llave ingresada por el usuario y genera las 44

palabras, que se implementan en el cifrado. Los puertos de entrada
corresponden a la llave y los puertos de salida corresponden a las 44
palabras cada una de 32 bits:
llave : in STD_LOGIC_VECTOR (127 downto 0);
w0,w1,w2,w3,w4,w5 : out STD_LOGIC_VECTOR (31 downto 0);
w6,w7,w8,w9,w10,w11,w12: out STD_LOGIC_VECTOR (31 downto 0);
w13,w14,w15,w16,w17,w18: out STD_LOGIC_VECTOR (31 downto 0);
w19,w20,w21,w22,w23,w24: out STD_LOGIC_VECTOR (31 downto 0);
w25,w26,w27,w28,w29,w30: out STD_LOGIC_VECTOR (31 downto 0);
w31,w32,w33,w34,w35,w36: out STD_LOGIC_VECTOR (31 downto 0);
w37,w38,w39,w40,w41,w42: out STD_LOGIC_VECTOR (31 downto 0);
w43: out STD_LOGIC_VECTOR (31 downto 0);
Las palabras mltiplos de cuatro se ejecutan con una entidad interna que
contiene

las

operaciones

AfterRotWord,

AfterSubWord,

SubBytes,

XorRCON, tempXor; mientras que las palabras no mltiplos de cuatro se

generan con una operacin xor.
La entidad LLAVE_MULTIPLO_4,

contiene 4 bloques internos y la

interconexin entre ellos. Cada uno de estos bloques corresponde a una

operacin de transformacin de la informacin de la llave original:
A. AfterRotWord
B. AfterSubWord
C. XorRCON
D. tempXor
Esta entidad es generada una vez y clonada diez veces correspondientes a
las palabras mencionadas. El diagrama RTL correspondiente a esta
entidad es el de la figura 3-56.

152

Figura 3-56. Diagrama RTL interno de la entidad LLAVE_MULTIPLO_4.

A. Entidad AfterRotWord, este bloque fue descrito como un circuito de
desplazamiento, recibe como dato de entrada una palabra correspondiente
a W3 de 32 bits. Estos bits en el interior se almacenan en un vector
std_logic_vector (31 downto 0), y se los desplaza de acuerdo a la posicin
en la cual se ubiquen en el interior del vector.
Cabe recalcar que el bit ms significativo se ubica en la posicin 31 y el
menos significativo en la posicin cero; segn la regla de desplazamiento
se debe desplazar el vector en 8 posiciones hacia la izquierda. Los puertos
de entrada y salida son:
win : in STD_LOGIC_VECTOR (31 downto 0);
wout : out STD_LOGIC_VECTOR (31 downto 0);
B. Entidad AfterSubWord, en su interior se encuentra una tabla SBOX con
256 valores escritos en formato hexadecimal. La funcin de esta entidad es
la de sustituir los valores de entrada provenientes del bloque AfterRotWord
por los valores de la tabla SBOX, para ello los valores de entrada sirven
como direcciones de memoria para leer la tabla.

153

architecture Behavioral of AfterRotWord is

begin
wout <= wIN(23 DOWNTO 0) & wIN(31 DOWNTO 24);
end Behavioral;

Figura 3-57. Fragmento de cdigo de la entidad AfterRotWord.

Para describir esta tabla SBOX, se declar un tipo de dato definido por el
usuario llamado TYPE_MATRIZ como un arreglo de 256 elementos y cada
elemento era de tipo STD_LOGIC_VECTOR (7 DOWNTO 0), luego se
declar como valor constante SBOX cuyo tipo de dato era TYPE_MATRIZ,
en la constante SBOX se almacenaron los valores de la caja S. La manera
en la que se lee un valor de la tabla SBOX se muestra en la figura 3-58.

process(byte_Uno)
begin
aux(31 downto 24) <= SBOX(to_integer(unsigned(byte_Uno)));
end process;

Figura 3-58. Fragmento de cdigo de la entidad AfterSubWord.

En donde byte_Uno representa un byte, luego este es pasado a formato sin
signo luego es pasado a entero, este valor est comprendido entre 0 y 255,
de esta forma se pueden leer cada uno de los elementos de SBOX.
C. Entidad XorRCON, la funcionalidad de este bloque es simple, consiste
en realizar una operacin XOR entre la palabra W que sale del bloque
AfterSubWord y el vector RCON.
D. Entidad tempXor, de manera similar que el anterior bloque, consiste en
realizar una operacin XOR entre la salida del bloque XorRCON y la
palabra Wi_Nk.

154

La figura 3-59 ilustra la simulacin de la entidad cifrador, con los siguientes datos
de entrada:

Texto plano FERNANDAFERNANDA

Llave ABCDEFGHIJKLMNOP

Figura 3-59. Simulacin entidad cifrador.

Como se

puede observar el resultado corresponde al ejemplo prctico

desarrollado en seccin 3.2.2.

3.3.2.3 Bloque comparador activador

El propsito de este bloque es el de comparar el valor de salida de la entidad
cifrador; si dicho resultado corresponde a cifrar un texto plano donde todos sus
elementos son cero, el pin de salida activador se pone en cero, caso contrario el
pin activador se pone en uno y el valor de los pines de entrada se colocan en los
pines de salida. El diagrama RTL correspondiente a esta entidad es el de la figura
3-60.

Figura 3-60. Diagrama RTL interno de la entidad comparador_activador.

155

La entidad interna es la siguiente:

Entidad comparador_activador, recibe los datos de la entidad cifrador y

los enva a la entidad registro, adicionalmente se enciende un led si la
operacin se realiz correctamnete. Los puertos de entrada y salida son los
siguientes:
entrada : in STD_LOGIC_VECTOR (127 downto 0);
salida : out STD_LOGIC_VECTOR (127 downto 0);
activador : out STD_LOGIC;

3.3.2.4 Bloque paralelo serial

El propsito de este bloque es el de recibir 128 bits de entrada, almacenarlos en
un registro interno para luego devolverlos de 8 en 8 bits. Este bloque est
formado principalmente por dos partes: un registro y el control de lectura de ese
registro. El registro es un arreglo de 16 palabras, en donde cada palabra es un
byte es decir 8 bits, por lo tanto este registro permite almacenar hasta 128 bits,
este registro se llena con los 128 bits de entrada cuando el pin de entrada wr se
encuentra en 1, el proceso de llenado se realiza de la siguiente manera, los 8 bits
ms significativos se ubican en el registro (0), los siguientes 8 bits en el registro
(1) y as sucesivamente.
El proceso de control de lectura utiliza un contador y este proporciona las
direcciones de memoria para leer el registro. Para realizar el contador se utiliza la
tcnica de transferencia de registros. El diagrama RTL correspondiente a esta
entidad es el de la figura 3-61. La entidad interna es la siguiente:

Entidad registro, recibe un bloque de 128 bits y los enva de 8 en 8 bits.

Adicionalmente si el proceso no tiene inconvenientes se enciende un led.
Los puertos de entrada y salida son los siguientes:
clk : in STD_LOGIC;
reset : in STD_LOGIC;

156

wr : in STD_LOGIC;
rd : in STD_LOGIC;
w_data : in STD_LOGIC_VECTOR (127 downto 0);
r_data : out STD_LOGIC_VECTOR (7 downto 0);

Figura 3-61. Diagrama RTL interno de la entidad registro.

En el siguiente fragmento de cdigo se puede observar el proceso de
lectura de la memoria que se encuentra en la entidad registro, el proceso
de lectura se realiza mediante un contador que se activa cuando la seal
de control rd tome el valor de uno, este valor es tomado como una
direccin de memoria o puntero.

En la figura 3-62, se muestra un

fragmento de cdigo que realiza este procedimiento.

process(r_ptr_reg, rd, r_ptr_succ)

begin
r_ptr_next <= r_ptr_reg;
if(rd = '1') then
r_ptr_next <= r_ptr_succ;
end if;
end process;
r_ptr_succ <= std_logic_vector(unsigned(r_ptr_reg) + 1);
r_data <= registro(to_integer(unsigned(r_ptr_reg)));

Figura 3-62. Fragmento de cdigo de la entidad registro.

157

El cdigo fuente correspondiente a cada una de las etapas de cifrado en VHDL,

se detalla en el anexo 12.

3.3.3 MDULO EN MATLAB DE ENVI Y RECEPCIN DE DATOS

La interfaz comunicacin serial permite comunicar la PC con la tarjeta de
entrenamiento por medio de los puertos seriales de ambas. Esta interfaz se indica
en la figura 3-63.

Figura 3-63. Interfaz grfica de envo y recepcin de datos.

La interfaz de comunicacin serial se desarroll en MatLab 7.6.0(R2008a), el
usuario deber ingresar los datos de la siguiente manera y en este orden:

Ingresar un password o contrasea.

Ingresar un texto plano que se desee cifrar.

Escoger un puerto de comunicacin serial.

Presionar el botn Conectar.

Presionar el botn Enviar.

Luego se debe verificar el led en la tarjeta de entrenamiento que

corresponde al fin de cifrado, es decir este led indica que la tarjeta termin
el proceso de cifrado.

158

Se debe presionar en la interfaz de comunicacin serial el botn de Recibir,

este proceso advierte a la PC que la tarjeta transmitir datos.

Los datos correspondientes al texto cifrado se muestran en el edit box:

Texto Cifrado.

Finalmente se debe pulsar el botn Desconectar para liberar el puerto

serial.

El cdigo fuente correspondiente al mdulo en MatLab de envo y recepcin de

datos, se detalla en el anexo 12.

159

REFERENCIAS
[3.1] (2012) Grupo (Matemtica). [Online]. Disponible:
http://es.wikipedia.org/wiki/Grupo_(matem%C3%A1tica)
[3.2] W. Stallings, Cryptography and Network Security Principles and Practices.
Cuarta Edicin, 2005.
[3.3] J. Daemen y V. Rijrnen, The Design of Rijndael AES The Advanced
Encryption Standard, Primera Edicin, 2002.

[3.4] Advanced Encryption Standard (AES), Federal Information Processing

Standards Publication 197, 2001.
[3.5] W. Stallings, Fundamentos de Seguridad en Redes, Aplicaciones y
Estndares. Segunda Edicin, Madrid, 2004.

[3.6] P. Chu, FPGA Prototyping by VHDL Examples. Primera Edicin, 2008.

160

CAPTULO 4
PRUEBAS Y RESULTADOS
Una vez que se ha expuesto el cifrado S-DES, los estndares DES y AES en
MatLab como en VHDL; en este captulo se procede a realizar la verificacin de
los resultados obtenidos a nivel de software y hardware.

4.1 RESULTADOS S-DES

El proceso de pruebas realizado con el cifrador S-DES se divide en:

S-DES en MatLab.

S-DES en VHDL.

4.1.1 S-DES EN MATLAB

Cada una de las etapas de cifrado y la interfaz grfica, se desarrollaron

en

MatLab 7.6.0 (R2008a). El usuario deber ingresar un texto plano y la llave en

formato binario. El proceso de cifrado se ejecutar con el botn Enter.
Para realizar el ejemplo prctico se tomarn los siguientes datos:

Texto plano A 01000001

Llave 0100000101

El resultado se indica en la figura 4-1, en formato hexadecimal:

Texto cifrado (hexadecimal) D1

161

Figura 4-1. Ejemplo cifrado S-DES.

Para realizar la comprobacin de resultados se emplea el programa Simplified
DES Calculator (SDES), v1.0. Este programa se encuentra en la pgina web:
http://buzzard.ups.edu/sdes/sdes.html
Donde se debe ingresar el texto plano y la llave en formato binario. El programa
permite observar cada etapa de cifrado paso a paso.
Para el ejemplo prctico se tiene los siguientes datos:

Texto plano A 01000001

Llave 0100000101

El resultado se observa en la figura 4-2.

Texto cifrado D1 11010001

162

Figura 4-2. Ejemplo realizado en Simplified DES Calculator.

El resultado es el esperado, el programa realiza el proceso de cifrado de la forma
correcta. Como se explic al inicio del captulo 2, S-DES, es una versin reducida
del estndar DES. Tiene propiedades similares a DES pero este abarca un texto
plano y una llave ms reducido.

El objetivo de realizar este programa es

comprender de una forma educativa las distintas etapas del algoritmo de cifrado
DES.

4.1.2 S-DES EN VHDL

4.1.2.1 Sntesis
Una vez que se realiza el proceso de sntesis, la capacidad del dipositivo FPGA,
que se ha utilizado se indica a continuacin:

163

Se puede observar que los recursos utilizados son pocos, ya que este es un
ejemplo bsico introductorio a VHDL y la complejidad del algoritmo S-DES en
relacin a las operaciones matemticas necesarias para su implementacin son
mnimas comparada con diseos posteriores.
Se usa el 1% de IOBs correspondiente a 12 de 640 puertos disponibles de
entrada y salida.
Para el diseo de los bloques en hardware se usan 387 de 69190 slice. Como
elementos de almacenamiento se usa un 42% correspondiente a 164 de 387
LUT-FF.

4.1.2.2 Implementacin
Una vez realizada la sntesis y al no haber errores en esta etapas se procede a
generar el archivo UCF, de asignacin de pines para la los puertos de entrada y
salida. Los puertos del dispositivo FPGA correspondientes a

xc5vlx110t se

encuentra en el achivo UG247 correspondiente al anexo 13. El archivo .ucf que se

genera se observa en la figura 4-3.

Figura 4-3. Archivo .UCF de asignacin de pines en el dispositivo FPGA.

Se contina con las etapas de translate, map y place & route, en estas etapas es
muy importante que no existan warnings pues el diseo en el dispositivo FPGA no

164

funciona correctamente. Los puertos de entrada y salida correspondientes a este

sistema de cifrado son:
1. Reloj 100MHz clk : in STD_LOGIC;
2. Botn reset reset : in STD_LOGIC;
3. Botn enviar datos btn : std_logic_vector(2 downto 0);
4. Puerto recepcin datos RS-232 rx : in STD_LOGIC;
5. Los 8 led de la tarjera visualizacin resultado led : out
STD_LOGIC_VECTOR (7 downto 0);
La ubicacn fsica de estos puertos se indica en la figura 4-4.
4

Figura 4-4. Ubicacin de puertos del sistema de cifrado S-DES.

El siguiente paso es generar el archivo .bit, en la opcin Generate Programming
File.
El archivo generado es testuart.bit, dicho archivo se carga en el dispositivo
FPGA usando el programa ISE Impact, como indica la figura 4-5.

165

Figura 4-5. Archivo testuart.bit, cargado en el dispositivo FPGA.

Este proceso de describe a detalle en el anexo 4. Una vez que se carga el
archivo testuart.bit, en el dispositivo FPGA, se muestra un mensaje de Program
Succeeded, como indica la figura 4-6.

Figura 4-6. Archivo testuart.bit, cargado en el dispositivo FPGA en forma

satisfactoria.
4.1.2.3 Pruebas
Para realizar las pruebas se debe contar con los siguientes elementos:

166

1. Una Laptop, que tenga instalado hyperterminal para la trasmisin serial.

2. Kit de desarrollo Virtex 5:

Una tarjeta de entrenamiento XUPV5-LX110T.

Una tarjeta flash de 1GB.

Cables XUP USB para programar la tarjeta de entrenamiento.

Una fuente de alimentacin 6A.

3. Un cable USB Serial RS-232.

4. Un cable RS-232 con terminales hembra hembra.
En la figura 4-7, se indican cada uno de los elementos mencionados.

Cable USBSerial RS-232

Cable RS-232 (terminal h-h)

Tarjeta flash 1 G

Hyperterminal

Fuente de alimentacin

Cables XUP-USB

Tarjeta de entrenamiento

Figura 4-7. Elementos para ejecutar el cifrador S-DES con un dispositivo FPGA.
Las propiedades de comunicacin en el hyperterminal son las siguientes:

167

Dato a ser cifrado:

Texto plano A 01000001

Llave generada en el dispositivo FPGA:

Llave 0100000101

Resultado:

Texto Cifrado 1 1 0 1 0 0 0 1

Como se explic anteriormente el resultado se va mostrar en la tarjeta de

entrenamiento usando los leds, como indica la figura 4-8. El resultado se puede
leer de derecha a izquierda.

168

1000

1011

Figura 4-8. Resultado del cifrador obtenido en la tarjeta de entrenamiento.

4.2 RESULTADOS DES

4.2.1 DES EN MATLAB
Cada una de las etapas de cifrado y la interfaz grfica, se desarrollaron

en

MatLab 7.6.0 (R2008a). El usuario deber ingresar un texto plano y la llave en

formato ASCII. El proceso de cifrado se ejecutar con el botn Enter.
Para realizar el ejemplo prctico se tomarn los siguientes datos:

Texto plano fernanda

Llave fernanda

El resultado se observa en la figura 4-9.

Texto cifrado (hexadecimal) 81EC995EDD24B072

169

Figura 4-9. Ejemplo cifrado en algoritmo DES.

El proceso de verificacin de resultados se realizar con el programa safeDes,
que se obtiene de la pgina web:
http://www.criptored.upm.es/software/sw_m001j.htm.
La interfaz se observa en la figura 4-10.

Figura 4-10. Interfaz safeDES.

Los pasos para realizar el cifrado se describen a continuacin:

170

Ingreso texto plano fernanda

En la figura 4-11, se ilustra el ingreso del texto plano en formato ASCII.

Figura 4-11. Ingreso del texto plano en la interfaz safeDES.

Ingreso de la llave (ASCII) fernanda

En la figura 4-12, se ilustra el ingreso de la llave en formato ASCII.

Figura 4-12. Ingreso de la llave en la interfaz safeDES.

Texto cifrado (HEX) 81EC995EDD24B072

En la figura 4-13, se indica el texto cifrado en formato hexadecimal.

171

Figura 4-13. Texto cifrado en el programa safeDES.

4.3 RESULTADOS AES

El proceso de pruebas realizado en el estndar AES se divide en:

AES en MatLab.

AES en VHDL.

4.3.1 AES EN MATLAB

Cada una de las etapas de cifrado y la interfaz grfica, se desarrollaron

en

MatLab 7.6.0 (R2008a). En este diseo el usuario puede usar el programa para:
A. Cifrar. El usuario deber ingresar un texto plano y la llave en formato
ASCII. El proceso de cifrado se ejecutar con el botn

Cifrar y es

necesario realizar la confirmacin de la llave denominada contrasea.

Para realizar el ejemplo prctico se tomarn los siguientes datos:
o Texto plano FERNANDAFERNANDA
o Llave ABCDEFGHIJKLMNOP

172

El resultado se observa en la figura 4-14.

o Texto cifrado (HEX) 7A7BAD7C46B2C5AA6D01DF900D98C70F

Figura 4-14. Ejemplo prctico: cifrado con AES en MatLab.

El usuario tiene la opcin de guardar en un archivo el texto cifrado, usando
el botn Guardar, en caso de requerir dicho archivo para el proceso de
descifrado.
B. Descifrar. El usuario deber ingresar un texto cifrado en formato
hexadecimal y la llave en ASCII. El proceso de descifrado se ejecutar con
el botn Descifrar

y es necesario realizar la confirmacin de la llave

denominada contrasea. Se puede hace uso del botn Abrir, si el usuario

ha guardado algn texto cifrado.
tomarn los siguientes datos:

Para realizar el ejemplo prctico se

173

o Texto cifrado (HEX) 7A7BAD7C46B2C5AA6D01DF900D98C70F

o Llave ABCDEFGHIJKLMNOP
El resultado se observa en la figura 4-15.
o Texto plano FERNANDAFERNANDA

Figura 4-15. Ejemplo prctico: descifrado con AES en MatLab.

4.3.2 AES EN VHDL
4.3.2.1 Sntesis
Una vez que se realiza el proceso de sntesis la capacidad del dipositivo FPGA,
que se ha utilizado se indica a continuacin:

174

Device Utilization Summary

Slice Logic Utilization

Used

[-]

Available

Number of Slice Registers

613

Number used as Flip Flops

613

Utilization

69,120

1%

Number of Slice LUTs

9,732

69,120

14%

Number used as logic

9,730

69,120

14%

Number of occupied Slices

3,325

17,280

19%

9,475

10,088

93%

Number with an unused LUT

356

10,088

3%

Number of fully used LUT-FF pairs

257

10,088

2%

Number of slice register sites lost

to control set restrictions

69,120

1%

Number of bonded IOBs

640

1%

Number of LOCed IOBs

100%

Number of BUFG/BUFGCTRLs

32

3%

Number of LUT Flip Flop pairs used

Note(s)

10,088

Number with an unused Flip Flop

Average Fanout of Non-Clock Nets

11.30

Se puede observar que en este diseo, no se sobrepasan los recursos

disponibles en el dispositivo FPGA.
Se usa el 1% de IOBs correspondiente a 9 de 640 puertos disponibles de entrada
y salida, los cuales son usados al 100%.
Para el diseo de los bloques en hardware se

usan 3325 de 17280 slice,

correspondientes al 19%. Como elementos de almacenamiento se usa de un 2%

correspondiente a 357 de 10088 LUT-FF.

4.3.2.2 Implementacin
Una vez realizada la sntesis, se procede a generar el archivo UCF, de asignacin
de pines para la los puertos de entrada y salida. Los puertos del dispositivo FPGA

175

correspondientes a xc5vlx110t se encuentra en el achivo UG247 correspondiente

al anexo 13. El archivo .ucf que se genera se observa en la figura 4-16.

Figura 4-16. Archivo .UCF de asignacin de pines en el dispositivo FPGA.

Los puertos de entrada y salida correspondientes a este sistema de cifrado son:
1. Reloj 100MHz clk : in STD_LOGIC;
2. Botn reset reset : in STD_LOGIC;
3. Botn enviar datos btn_debouce : STD_LOGIC;
4. Puerto recepcin datos RS-232 rx : in STD_LOGIC;
5. Puerto transmisin datos RS-232tx : out STD_LOGIC;
6. Led fin de cifrado led : out STD_LOGIC
7. Recepcin rx_empty: : out STD_LOGIC;
8. Transmisin full tx_full: out STD_LOGIC;
9. Lectura UART rd_uart: in STD_LOGIC;
La ubicacin fsica de estos puertos se indica en la figura 4-17.
Se contina con las etapas de translate, map y place & route. El siguiente paso
es generar el archivo .bit, en la opcin Generate Programming File. El archivo
generado es aes_total.bit, dicho archivo se carga en el dispositivo FPGA usando
el programa ISE Impact. Este proceso de describe a detalle en el anexo 13.
Una vez que se carga el archivo testuart.bit, en el dispositivo FPGA, se muestra
un mensaje de Program Succeeded.

176

5
1

7
6

Figura 4-17. Ubicacin de puertos del sistema de cifrado AES.

4.3.2.3 Pruebas
Para la realizar las pruebas se debe contar con los siguientes elementos:
1. Una Laptop, que tenga instalado hyperterminal para la trasmisin serial.
2. Kit de desarrollo Virtex 5:

Una tarjeta de entrenamiento XUPV5-LX110T.

Una tarjeta flash de 1GB.

Cables XUP USB para programar la tarjeta de entrenamiento.

Una fuente de alimentacin 6A.

3. Un cable USB Serial RS-232

4. Un cable RS-232 con terminales hembra - hembra
En la figura 4-7, se indican cada uno de los elementos mencionados.
Dato a ser cifrado:

177

Texto plano FERNANDAFERNANDA

Llave ingresada por el usuario:

Llave ABCDEFGHIJKLMNOP

En ingreso de los datos antes descritos, se observa en la figura 4-18, para mayor
facilidad del usuario el texto plano y la llave se ingresan en formato ASCII; y para
la comprobacin del resultado el texto cifrado se muestra en formato hexadecimal.
El usuario debe seleccionar el puerto de comunicacin serial:

Puerto comunicacin serial COM7

Resultado:

Texto Cifrado 7A7BAD7C46B2C5AA6D01DF900D98C70F

Figura 4-18. Ejemplo prctico: sistema de cifrado AES usando un dispositivo

FPGA.

178

El proceso de verificacin de resultados se realizar con la librera cripto de

OPENSSL, para lo cual se siguen los siguientes pasos:
1. Se debe crear un archivo .txt, con el texto plano que se desee cifrar, como
se observa, en la figura 4-19.
El nombre del archivo es textoplano.txt y el texto plano a cifrar es:
FERNANDAFERNANDA

Figura 4-19. Ingreso texto plano para el proceso de cifrado AES en openssl.
2. Para cifrar el archivo textoplano.txt se utiliza el comando:

openssl enc -aes-128-cbc -in textoplano.txt -out textocifrado.enc -nosalt -iv

0000000000000000 -K 4142434445464748494A4B4C4D4E4F50

3. Para observar el texto cifrado en formato hexadecimal se utiliza el siguiente

comando:
xxd -l 120 -c 12 textocifrado.enc

179

Como se observa en la figura 4-20, el resultado es el esperado y se indica

en formato hexadecimal.

Figura 4-20. Resultado cifrado AES en openssl.

180

CAPTULO 5
CONCLUSIONES Y RECOMENDACIONES

5.1 CONCLUSIONES
Se verifica que el estndar de cifrado AES, posee una estructura ptima y
eficiente para ser implementado en hardware, ya que las operaciones que se
utilizan para transformar la informacin no consumen muchos recursos de
hardware.
El diseo planteado, es en su mayora un diseo combinacional es decir que el
valor de las salidas dependen del valor de las entradas, la ventaja de este tipo de
diseo es que se obtiene mayor rapidez para realizar las operaciones de cifrado,
la desventaja de este tipo de diseo es que se utilizan ms recursos del FPGA.
Otra alternativa de diseo sera el diseo con retroalimentacin ya que este nos
permite en su mayora reutilizar el hardware, el problema de este diseo es que
los resultados son ms lentos ya que el valor de las salidas dependen del valor de
las entradas y de un estado anterior, dado que el FPGA utilizado corresponde a la
familia Virtex 5, el misma que posee ms recursos de hardware se escogi el
diseo combinacional.
El bloque que realiza la operacin de la mezcla de columnas (mix columns), en un
diseo inicial se describi como una operacin de multiplicacin y reduccin de
polinomios, dicha solucin consuma demasiados recursos de hardware a tal
punto que el esquema total de diseo del estndar AES no poda ser realizado,
por tal motivo este bloque fue rediseado.
En un diseo inicial para la implementacin de S-DES, se intent usar el cdigo
realizado en MatLab, asimilarlo y convertirlo en VHDL, para lo cual se usa
subprogramas (funciones, subrutinas y procesos). Este mtodo no result
efectivo, ya que se cre cdigo con la sintaxis correcta, pero no sintetizable, ya

181

que lo que se intenta hacer en VHDL, no es programar en un nuevo lenguaje, sino

modelar el algoritmo S-DES en hardware. Una vez comprendido el objetivo de
VHDL, se usa una descripcin estructural del algoritmo, creando un circuito
basado en componentes ms pequeos, especificando cada una de sus partes y
conexiones. La unin de cada una de estas partes denominadas entidades se
realiza mediante components.
Se garantiza que el diseo realizado del estndar AES y el texto cifrado resultante
realizado en el FPGA es el correcto, ya que se comprob el funcionamiento bajo
el sistema operativo Ubuntu, mediante la herramienta OPENSSL; cuyos
resultados obtenidos son exactamente los mismos que los del sistema
implementado fsicamente. Adicionalmente se implement un escenario de
pruebas que comprueben el correcto funcionamiento del diseo, las cuales
consistieron en ingresar un texto plano en la interfaz grfica de MatLab, luego
estos datos son enviados al dispositivo FPGA, el que realiza el proceso de
cifrado y se obtiene el texto codificado como se esperaba.
El diseo jerrquico y por bloques, fue el ms adecuado para la realizacin de
este trabajo, ya que se puede implementar el esquema general de forma
individual entidad por entidad, de esta manera se prueba el funcionamiento
individual de cada una.
El diseo del sistema que se implement, se bas en el nmero de recursos de
hardware disponibles en el FPGA y en la velocidad de procesamiento del mismo,
para lograr estos objetivos se analiz la arquitectura interna del FPGA y de este
anlisis se concluye que para lograr la velocidad de respuesta del cifrador se
realiz un diseo que en su mayora sea un circuito paralelo, es decir que realice
las operaciones del estndar de cifrado de forma simultnea.

182

5.2 RECOMENDACIONES
Se recomienda implementar un sistema de cifrado AES ms equilibrado en el
sentido de que se use la menor cantidad de recursos del FPGA, sin que esto
disminuya la velocidad de procesamiento del sistema implementado.
Para optimizar la cantidad de recursos utilizados en los FPGAs, se debe utilizar
una metodologa de descripcin de hardware que se conoce como la
transferencia de registros (RT por sus siglas en ingls), esta metodologa
contempla la reutilizacin de registros y localidades de memoria del chip,
adicionalmente este tipo de descripcin permite implementar modelos o sistemas
de programacin secuenciales.
Se debe tener muy en cuenta la sincronizacin cuando se realice un determinado
diseo de un sistema, ya que si se realiza una errnea forma de descripcin del
circuito, cuando este se sintetiza se infiere la creacin de latches no previstos, los
mismos que dan lugar a la desincronizacin de las entidades internas del circuito
principal, producindose resultados de salida errneos.
Se recomienda tener mucho cuidado cuando se describe un determinado circuito
utilizando el lenguaje VHDL, cuando se realiza los procesos de traslate, map y
place & route, si en este proceso se generan warnings se debe prestar mucha
atencin a los mismos, ya que ellos nos pueden informar sobre la creacin de
latches o la desconexin de un determinado puerto de una entidad.

183

ANEXO 1

CDIGO MATLAB DEL ALGORITMO DE CIFRADO SDES

(Se encuentra en digital)

184

ANEXO 2

ARREGLO DE COMPUERTAS PROGRAMABLES (FPGA)

2.1 DISPOSITIVOS FPGAs
Un FPGA (Field Programmable Gate Array), es un dispositivo lgico programable,
que contiene bloques de lgica configurable y las interconexiones entre estos
bloques lgicos. Un bloque lgico puede ser configurado o programado para
realizar funciones simples, y las interconexiones son configuradas para permitir la
unin entre los bloques lgicos.
El primer FPGA basado en memoria esttica fue propuesto por Wahlstrom en
1967. Los FPGAs contemporneos de matriz de celdas homlogas, permiten
funciones de entrada de toda lgica y elementos de almacenamiento que podran
aplicarse en cada celda lgica. Adems, las conexiones entre bloques
programables podran fcilmente cambiarse (a travs de la configuracin de la
memoria) para permitir la aplicacin de una variedad de topologas de
circuito, aunque la memoria esttica ofrece un enfoque ms flexible de
programacin del dispositivo, requiere un aumento significativo en el rea del
semiconductor

por

conmutador

programable

en

comparacin

con

las

implementaciones de ROM (Read Only Memory).

Es probable que este problema retras la introduccin comercial de dispositivos
programables de memoria hasta mediados de los 1980, cuando el costo por
transistor se redujo.
Xilinx en 1984, introdujo el primer FPGA de poca moderna. Contena la clsica
matriz de bloques de lgica configurable. De ese primer FPGA que contena 58
entradas y 64 salidas, los FPGAs han crecido enormemente en complejidad. Los
modernos FPGA ahora pueden contener aproximadamente 330000 bloques y
alrededor de 1100 entradas y salidas. Adems de una gran nmero de bloques

185

ms especializados que han ampliado considerablemente la capacidades de los

FPGAs. Estos aumentos masivos en capacidades han sido acompaados de
importantes cambios en la arquitectura.
2.1.1 ESTRUCTURA INTERNA DE UN FPGA
Un FPGA es un dispositivo lgico programable formado por conjunto de bloques
lgicos programables o configurables, los mismos que se encuentran conectados
o comunicados por interconexiones programables. Desde un punto de vista fsico
un FPGA es un chip en blanco en el cual no se encuentra configurado o
programado ningn tipo de operacin, pero posee los elementos necesarios para
realizar cualquier tipo de operacin sea esta secuencial o combinacional.
Un FPGA se programa o configura in the field, esto significa que no vienen
configurados por el fabricante, la programacin es realizada por el desarrollador,
por esta razn un FPGA no es un dispositivo dedicado que realiza una funcin
especfica, su propsito es de carcter general.

Figura A2-1. Estructura bsica de un FPGA.

Un FPGA es un circuito integrado que bsicamente se encuentra formado por
bloques lgicos configurables CLB (Configurable Logic Block), bloques de
entrada/salida y una matriz de interconexiones programables. En la figura A2-1,
se muestra la estructura bsica de un FPGA.

186

2.1.1.1 Bloques lgicos configurables

El bloque lgico configurable CLB es la unidad bsica de un dispositivo FPGA, en
este bloque se puede configurar cualquier tipo de operacin. El CLB se encuentra
formado por Look-Up Tables (LUTs), dispositivos de almacenamiento como flip
flops y multiplexers cuya funcin principal es la de enrutar los datos entre los
componentes. Los Look-Up Tables (LUTs),

vienen a constituir las tablas de

verdad de los circuitos que se implementarn en el interior del CLB. En la figura

A2-2, se muestra la estructura bsica de un CLB.

a
b
c

LUT
MUX

q
FLIPFLOP

cl
k

Figura A2-2. Estructura bsica de un CLB.

Desde el punto de vista de sistemas digitales, un LUT constituye una memoria
donde se almacena la tabla de verdad y a su vez sera un circuito combinacional
que cumple con esa ley o funcin booleana. El multiplexor tiene la funcin de un
conmutador de los datos de entrada y el flip flop constituye la parte secuencial, en
donde todo el CLB se sincroniza con el reloj y a su vez con un sistema superior.
2.1.1.2 Bloques de entrada/salida
Los bloques de entrada/salida son los encargados de conectar al dispositivo
FPGA con el mundo exterior, debiendo ser capaces de manejar corrientes
elctricas diferentes a las que se manejan en el interior del dispositivo FPGA,
permitiendo de esta manera la entrada y salida de seales, razn por la cual los
bloques de entrada/salida son bidireccionales. Cada uno de los bloques de

187

entrada/salida controlan a un pin del circuito integrado FPGA, haciendo posible la

comunicacin con el resto de dispositivos electrnicos presentes en la disposicin
circuital del kit de entrenamiento, como por ejemplo el FPGA puede estar
conectado a un puerto usb, a un puerto fast Ethernet, entre otros.
2.1.1.3 Bloques de interconexin
La principal funcin de los bloques de interconexin es la de conectar las entradas
y salidas de los CLB entre s y con los bloques de entrada/salida del dispositivo
FPGA. Al momento de configurar estos bloques de interconexin se debe tener en
cuenta el tipo de tecnologa, ya que esta puede variar segn el fabricante.

2.2 TARJETA DE ENTRENAMIENTO VIRTEX 5 DE XILINX

La familia de FPGAs Virtex- 5 permite escoger cuatro nuevas plataformas:

LX: familia que optimiza un alto rendimiento lgico.

LXT: familia que optimiza un alto rendimiento lgico con baja potencia y
conectividad serial.

SXT: familia que optimizada para aplicaciones de procesamiento digital de

seales, con aplicaciones de memoria intensiva con baja potencia y
conectividad serial.

FXT: familia que optimizada para procesamiento embebido y memoria

intensiva con alta velocidad en conectividad serial.

Todas las plataformas de la familia Virtex-5 se caracterizan por presentar distinto

nmero de ciertos recursos, por ejemplo pueden diferir en:

El nmero de bloques de entrada/salida.

El nmero de CLBs.

El nmero de bloques de interconexin.

El nmero de relojes y su distribucin.

Algunas familias poseen ciertos dispositivos para aplicaciones especficas.

188

Figura A2-3. Familia Virtex-5 plataforma LXT.

Los elementos en comn que poseen las plataformas de la familia Virtex-5 son:

Bus PCI Express.

Puerto Ethernet de tres velocidades 10/100/1000 Mbps.

Transceivers para comunicacin en serie de alta velocidad en el orden de

los 5Gbps.

Poseen tecnologa CMOS de 65nm.

En la figura A2-3, se muestra las caractersticas de la familia Virtex-5 plataforma

LXT que es la plataforma a la cual pertenece la tarjeta de entrenamiento XUPV5LX110T.
En el presente proyecto se utilizar el kit de desarrollo Virtex 5, que corresponde
al programa universitario de Xilinx XUP (Xilinx University Program), y cada uno de
los dispositivos que contiene se especifican en la tabla A2-1. La tarjeta de
entrenamiento XUPV5-LX110T, se indica en la figura A2-4.

189

Una

tarjeta

entrenamiento

de
XUPV5-

LX110T.

El software ISE Project

Navigator Versin 13.1.

Una tarjeta flash de 1GB.

Un cable SATA.

El cable XUP USB-JTAG

para programar la tarjeta
de entrenamiento.

Un adaptador de DVI a
VGA.

Una

fuente

de

alimentacin 6A.

Tabla A2-1. Kit de desarrollo Virtex 5.

El chip FPGA Xilinx Virtex-5 XC5VLX110T.

Dos plataformas flash PROMs Xilinx XCF32P de 32 MB cada una, para

almacenar la configuracin del dispositivo.

Un controlador de configuracin de flash Xilinx System ACE.

Un mdulo de memoria SODIMM de 256 MB.

190

Una tarjeta de 32 bits ZBT sincrnica con SRAM e Intel P30 StrataFlash.

Un puerto Ethernet de tres velocidades 10/100/1000.

Un puerto USB.

Un sistema generador de reloj programable.

Un cdec stereo AC97 lnea in, lnea out, auricular, micrfono y conectores
para audio digital SPDIF.

Un puerto RS-232.

Un LCD de 2 filas de 16 caracteres.

Todos los componentes de la tarjeta de entrenamiento XUPV5-LX110T, se

encuentran unidos al chip FPGA XC5VLX110T y estos se encuentran ubicados en
lugares estratgicos.

Figura A2-4. Tarjeta de entrenamiento XUPV5-LX110T.

2.2.1 ARQUITECTURA DE LOS FPGAS DE LA PLATAFORMA VIRTEX-5
Los FPGAs que pertenecen a la plataforma VIRTEX-5 estn compuestos de
bloques programables que son:

Bloques Lgicos Configurables (CLBs).

Bloques de entrada/salida.

191

2.2.1.1 Bloques Lgicos Configurables

Los bloques lgicos configurables son los recursos lgicos principales que nos
permiten implementar circuitos secuenciales y combinacionales. Cada CLB es
conectado a una swicth matrix para acceder a aplicaciones generales de ruteo o
interconexin con otros CLB. Cada CLB contiene un par de slices. Estos dos
slices no tienen conexiones directas entre ellos; cada slice se encuentra
organizado en forma de columna y posee un carry chain independiente. [2.1]
En cada CLB se etiquetan a los slices, el que se ubica en la parte superior
derecha se le da el nombre de slice(1), y al slice que se ubica en la parte inferior
izquierda recibe el nombre de slice(0). En la figura A2-5, se muestra la disposicin
de los sectores del CLB.

Fuente [A2.1]
Figura A2-5. Disposicin de sectores en un CLB.
Las herramientas de Xilinx identifican a los slices de la siguiente manera:

Una X seguida por un identificador nos dice a qu columna del CLB

pertenece el slice.

Una Y seguida por un identificador nos dice a qu fila del CLB pertenece el
slice. En la figura A2-6, se muestra un ejemplo de la ubicacin de los slice
en el CLB.

192

Fuente [A2.1]
Figura A2-6. Ubicacin de los slice en el CLB.
El nmero de recursos lgicos en un CLB se especifican en la tabla A2-2.
Slice

LUTs

Flip-flops

Arithmetic
and carry
chains

Distributed
RAM

Shift register

256 bits

128 bits

Tabla A2-2. Tabla de recursos lgicos en un CLB.

2.2.1.1.1. Slice
Un slice contiene cuatro generadores de funciones lgicas o tambin conocidas
como Look-Up Tables (LUTs), cuatro elementos de almacenamiento, multiplexers
y lgica de acarreo (carry logic). Estos elementos son utilizados por todos los
slices para proveer operaciones lgicas, operaciones de aritmtica y funciones de
ROM.
En algunos casos los slices pueden soportar dos funciones adicionales:
almacenamiento de datos utilizando una RAM distribuda y desplazamiento de
datos con registros de 32 bits, estos slices se los conoce como: SLICEL y
SLICEM.
En la figura A2-7, se muestra la estructura de SLICEM.

193

Fuente [A2.1]
Figura A2-7. Estructura de un SLICEM.
Los elementos que forman un slice son:
A. Look_Up Tables.
B. Elementos de almacenamiento.

194

C. RAM distribuda.
D. ROM.
E. Registros de desplazamiento.
F. Multiplexores.
G. Lgica de acarreo rpida.
A. Look-Up Tables
Los generadores de funcin LUTs son basados en una memoria RAM, tienen seis
entradas independientes (por ejemplo si se tiene las entradas A, estas se
numeran de A1 hasta A6) y dos salidas independientes (O5 y O6) para cada uno
de los generadores de funcin en un slice denominados A, B, C y D. Los
generadores de funcin pueden ser definir cualquier funcin booleana.
Un slice adems de contener LUTs, contiene multiplexores:

F5Mux: multiplexa las salidas de las LUTs dentro del SLICE.

F6Mux: multpilexa las salidas de los F5Mux de un SLICE.

F7Mux: multiplexa las salidas de los F6Mux de un CLB.

F8Mux: multiplexa las salidas de los F7Mux de dos CLBs.

B. Elementos de almacenamiento
Como elementos de almacenamiento en un slice se tiene un arreglo de flip-flops
tipo D o latches sensibles a nivel, las entradas para los flip-flops tipo D son
manejadas por multiplexores.
En la figura A2-8, se muestra la configuracin de los flip-flops en un slice.
C. RAM distribuda
La RAM distribuda solo puede estar habilitada en el SLICEM, en esencia
mltiples LUTs pueden ser combinados de varias maneras para almacenar
grandes cantidades de datos. Los mdulos de RAM distribuda son sincrnicos

195

cuando se realiza la operacin de escritura. Para que la operacin de lectura sea

sincrnica la RAM distribuda, debe ser implementada con elementos de
almacenamiento o flip-flops que se encuentren ubicados en el mismo slice.

Fuente [A2.1]
Figura A2-8. Configuracin de los flip-flops en un slice.

En la tabla A2-3, se muestra el nmero de LUTs (4 por slice) ocupados por cada
configuracin de RAM distribuda.

196

RAM
32 x 1S

Nmero de
LUTs
1

32 x 1D

32 x 2Q

32 x 6 SDP

64 x 1S

64 x 1D

64 x 1Q

64 x 3SDP

128 x 1S

128 x 1D

256 x 1S

Tabla A2-3. Nmero de LUTs por RAM distribuda.

S: puerto simple

Q: puerto cudruple

SDP: puerto dual simple

D: puerto dual

D. ROM
Cada generador de funcin en SLICEM o en SLICEL puede implementar una
memoria ROM de 64 x 1 bit. De este esquema resulta tres posibles
configuraciones de ROM: ROM 64 x 1, ROM 128 x 1 y ROM 256 x 1
ROM
64 x 1

Nmero de
LUTs
1

128 x 1

256 x 1

Tabla A2-4. Nmero de LUTs por ROM distribuda.

La configuracin de ROM y el nmero de LUTs se presentan en la tabla A2-4.

197

E. Registros de desplazamiento
Los registros de desplazamiento nicamente se encuentran habilitados en el
SLICEM. Un generador de funcin de un SLICEM tambin puede ser configurado
como un registro de desplazamiento de 32 bits, sin usar los flip-flops presentes en
ese slice. Ciertas aplicaciones requieren cierto retardo o latencia por lo que hacen
uso de estos registros de desplazamiento para realizar diseos eficientes. Los
registros de desplazamiento son muy usados para implementar una memoria
FIFO.
F. Multiplexores
Los generadores de funciones y los multiplexores presentes en el FPGA Virtex-5,
pueden implementar los siguientes multiplexores:

Multiplexores 4:1 utilizando nicamente un LUT.

Multiplexores 8:1 utilizando dos LUTs.

Multiplexores 16:1 utilizando cuatro LUTs.

Para formar los multiplexores anteriormente mencionados se deben combinar los

LUTs por medio de los multiplexores F7AMUX, F7BMUX y F8MUX que se
encuentran en el FPGA Virtex-5. En la figura A2-9, se muestra la implementacin
de un multiplexor 8:1 construido mediante la combinacin de LUTs. Como cada
slice tiene dos multiplexores F7AMUX y F7BMUX, estos sirven para unir a los
LUTs y formar una funcin que tiene hasta 13 entradas, lo que es vlido porque
solo se necesitan ocho entradas, como un slice posee cuatro LUTs se realiza el
mismo proceso de unin de las otras dos LUTs, de esta manera al final se
obtienen dos multiplexores de 8:1.
G. Lgica de acarreo rpida
La lgica de acarreo rpida permite realizar operaciones aritmticas como la
suma y resta de una manera ms rpida en el interior de un slice. Cada CLB del
FPGA Virtex-5 tiene dos carry chains separados uno del otro.

198

Fuente [A2.1]
Figura A2-9. Configuracin de los flip-flops en un slice.
2.2.1.2 Bloques RAM
En adicin con la memoria RAM distribuda, los dispositivos Virtex-5 presentan un
gran nmero de bloques RAM de 36Kb. Cada bloque RAM contiene dos bloques
RAM de 18Kb cada uno, los mismos que son controlados independientes uno del
otro.
Los bloques RAM estn ubicados en columnas y el nmero total de bloques RAM
depende del tamao del dispositivo Virtex-5, adems los bloques de 36Kb se
encuentran ubicados en cascada para que cuando estos sean habilitados la
penalizacin en tiempo sea mnima.

199

2.2.1.2.1 Mejoras en los bloque RAM en el FPGA virtex-5

Incremento de la memoria y en la capacidad de almacenamiento por bloque.
Cada bloque RAM puede almacenar hasta 36Kb. Soporta dos bloques
independientes de 18Kb o un solo bloque de 36Kb.
El FPGA Virtex-5 posee un atributo para configurar a un bloque RAM como una
memoria FIFO sincrnica, cada bloque RAM puede ser configurado como una
memoria FIFO de 18Kb o 36Kb.
Los bloques RAM de 36 Kb permiten ser configurados en cascada para obtener
mayor espacio de almacenamiento o anchos de palabra mayores, con tiempos
mnimos de retardo.

2.2.1.2.2 Memoria RAM sincrnica de doble y simple puerto

Las memorias RAM de doble puerto de 36Kb, consisten de un rea de
almacenamiento de 36Kb de dos puertos de acceso, A y B, completamente
independientes. De manera similar un bloque RAM de 18Kb de doble puerto
consiste de un rea de almacenamiento de 18Kb y dos puertos de acceso, A y B,
completamente independientes. La estructura es altamente simtrica y ambos
puertos son intercambiables. En la figura A2-10, se muestra una memoria RAM de
puerto dual.
Los datos pueden ser escritos o ledos desde ambos puertos. El acceso de
escritura es sncrono y cada puerto tiene su propio bus de datos de entrada y
salida, bus de direcciones, seal de reloj, habilitacin de bloqueo y habilitacin de
escritura.

2.2.1.2.3 Operaciones de la memoria RAM

Lectura. - La direccin de lectura es registrada en el puerto de lectura, y el

dato almacenado es cargado en la salida.

200

Escritura.- La direccin de escritura es registrada en el puerto de escritura

y el dato de entrada es almacenado en la memoria.

Fuente [A2.1]
Figura A2-10. Memoria RAM de puerto dual.
2.2.1.2.4 Modos de escritura en la memoria RAM

Write_first
Es el modo por default, el dato de entrada es escrito simultneamente en la
memoria y almacenado en el dato de salida. En la figura A2-11, se muestra
las formas de onda correspondientes a este modo de escritura.

Fuente [A2.1]
Figura A2- 11. Formas de onda para el modo WRITE_FIRST.

201

Read_First
En este modo los datos deben ser previamente almacenados para que
luego estos puedan ser ledos. En la figura A2-12, se muestra las formas
de onda del modo READ_FIRST.

Fuente [A2.1]
Figura A2-12. Formas de onda para el modo READ_FIRST.

2.2.1.2.5 Memorias FIFO

Muchos diseos de FPGA, usan los bloques RAM para implementar memorias
FIFO. En la arquitectura Virtex-5, lgica dedicada en los bloques RAM permiten a
los usuarios implementar de manera sencilla una memoria FIFO sincrnica o
memorias FIFO asincrnicas multirate. Esto elimina la necesidad de utilizar un
CLB adicional para realizar un contador, comparador o un generador de
banderas, por lo tanto solo se usa un bloque RAM por memoria FIFO.
Una FIFO puede ser configurada como una memoria de 18Kb o 36Kb. Cuando
una memoria FIFO funciona en modo de 18Kb soporta las siguientes
configuraciones: 4k x 4, 2k x 9, 1k x 18 y 512 x 36.
Las configuraciones soportadas para un bloque FIFO de 36Kb son 8k x 4, 4k x 9,
2k x 18, 1k x 36 y 512 x 72.

202

El bloque RAM puede ser configurado como una memoria FIFO con un reloj
comn para realizar las operaciones de escritura y lectura, o tambin con un reloj
independiente. El puerto A del bloque RAM es usado como un puerto de lectura
de la memoria FIFO y el puerto B del bloque RAM es usado como el puerto de
escritura de la memoria FIFO. El dato es ledo de la memoria FIFO con cada
flanco del reloj de lectura y un dato es escrito en la memoria FIFO con cada flanco
del reloj de escritura.

Fifo Multirate
Este tipo de memoria ofrece una interfaz de usuario muy sencilla. Los
relojes de lectura y escritura pueden ser de idnticas o diferentes
frecuencias y ests pueden ser seleccionadas hasta su lmite mximo de
frecuencia.
Este diseo evita cualquier ambigedad o problemas de estabilidad aun
cuando las frecuencias sean completamente diferentes.

2.2.1.3 Bloques de entrada/salida

El dispositivo FPGA Virtex-5, tiene asociado a cada pin de entrada/salida drivers
configurables conocidos como Select IO, los mismos que soportan una gran
variedad de estndares lgicos, a estos se los denomina bloques de
entrada/salida (IOB). Estos bloques permiten configurar, la corriente de salida, la
impedancia (DCI) y la velocidad de variacin de las seales.
Cada IOB es bidireccional, contiene los drivers para que estos bloques funcionen
en 3-state.
Los IOBs se asocian en parejas, cada IOB posee dos bloques de lgica de
entrada y salida denominados ILOGIC y OLOGIC.
Los IOBs tambin pueden ser configurados como bloques que nos permiten
gestionar comunicaciones en las cuales es necesario la conversin serie/paralelo

203

y viceversa, a estos bloques se los denomina ISERDES y k. En la figura A2-13, se

muestra la estructura bsica de un IOB.

Fuente [A2.1]
Figura A2-13. Estructura bsica de un IOB.
2.2.1.3.1 Organizacin en bancos de los pines de entrada/salida
Dependiendo del dispositivo Virtex-5 el nmero de IOBs de entrada/salida vara
entre 220 y 1200.
Un banco consiste de 40 IOBs cada uno, con excepcin de algunos bancos
centrales que son de 20 IOBs. Una tensin de alimentacin VCCO es la que
alimenta a cada uno de los bancos, esta tensin es comn a cada uno de los
pines, as como algunos buffers de entrada.
Cada bloque IOB es muy verstil y puede ser configurado con diferentes valores
de tensin (1.2 a 3.3 V). Con excepcin de los pines de alimentacin

y de los

que son dedicados a seales de reloj. La figura A2-14, indica la distribucin de los
bancos.

Fuente [A2.1]
Figura A2-14. Distribucin de los bancos.

204

2.2.1.3.2 Control digital de impedancia

El DCI ajusta la impedancia de salida o la terminacin de entrada para que
coincida, con precisin, con la impedancia caracterstica de la lnea de
transmisin. El ajuste continuo de la impedancia de los IOBs se lo realiza para
compensar variaciones de temperatura y fluctuaciones en el nivel de voltaje.
El DCI controla el driver de impedancia, para que coincida con dos resistencias de
referencia o en caso opcional coincida con la mitad del valor de estas dos
resistencias de referencia.

2.2.1.3.3 Buffers de entrada y salida

A veces las seales de entrada y salida se deben acondicionar por lo que es
necesario el uso de buffers o espacios de almacenamiento. Estos buffers pueden
ser creados gracias a unas primitivas que se encuentran en las libreras
proporcionadas por Xilinx.
Xilinx presenta las siguientes primitivas para el FPGA Virtex-5:

IBUF: buffer de entrada.

IBUFG: buffer destinado a seales de reloj de entrada.

OBUF: buffer de salida.

OBUFT: buffer de salida con seal control de triestado.

IOBUF: buffer de entrada y uno de salida con control de triestado que

posibilita el tratamiento de seales diferenciales.

2.2.1.4 Recursos de reloj

En el dispositivo FPGA Virtex-5 los recursos de reloj se encuentran divididos en
regiones. El nmero de regiones vara segn el tamao del dispositivo, en los
dispositivos ms pequeos el nmero de regiones es de 8 mientras que en
dispositivos de mayor tamao se puede encontrar 24 regiones.

205

2.2.1.4 .1 Reloj global

Cada FPGA Virtex-5 tiene 32 lneas de reloj global, que pueden dar el servicio de
reloj a todos los recursos secuenciales en el FPGA (CLB, bloques RAM y los
IOBs). Las lneas de reloj global estn controladas por un buffer de reloj global,
este funciona como un circuito que habilita o deshabilita las lneas de reloj.
Los relojes globales tienen asociada una red dedicada de interconexin diseada
especficamente para hacer llegar todas las entradas de reloj a los diferentes
recursos de un FPGA. Estas redes han sido diseadas para conseguir un bajo
skew y una distorsin baja del ciclo de trabajo, un bajo consumo, y un jitter de
tolerancia mnima.
Un buffer de reloj global es a menudo controlado por un administrador de reloj
(CMT) para eliminar los retardos si se distribuye la seal de reloj, o para ajustar
los retardos a otro reloj.

2.2.1.4 .2 Regiones de reloj

Los dispositivos Virtex-5 disponen una distribucin de reloj dada por el uso de las
regiones de reloj. Cada regin de reloj puede tener hasta diez dominios de reloj
global. Estos diez dominios de reloj global pueden ser controlados por cualquier
combinacin de los 32 buffers de reloj global. La dimensin de una regin de reloj
es una mezcla de 20 CLBs, 40 IOBs. La ventaja de un dispositivo Virtex-5 es que
pueden soportar un amplio nmero de dominios de reloj que los dispositivos
FPGAs anteriores. En la figura A2-15, se muestra el nmero de regiones de reloj
en un dispositivo Virtex-5.
2.2.1.5 Gestin de relojes
El gestionador de relojes CMT, en los dispositivos Virtex-5 provee alta flexibilidad
y un alto rendimiento de los relojes. Cada CMT contiene dos DCM y un PLL, esto
se muestra en la figura A2-16.

206

2.2.1.5.1 DCM
El administrador digital de relojes (DCM) en los dispositivos Virtex-5 presenta:
A. Reloj de Alineacin.
B. Sntesis de Frecuencia
C. Desplazamiento de Fase

Fuente [A2.1]
Figura A2-15. Regiones de reloj.

Fuente [A2.1]
Figura A2-16. Ubicacin de un CMT.

207

A. Reloj de Alineacin
El DCM contiene un lazo cerrado de retardo (DLL) para eliminar los retardos de la
distribucin de reloj.
El DLL contiene elementos de retardo, unos pequeos buffers y lgica de control.
La lgica de control contiene un detector de fase y un selector de lnea de retardo.
El detector de fase compara la seal entrante de reloj (CLKIN) con una seal de
entrada de retroalimentacin (CLKFB) y dirige el retraso de la lnea del selector,
luego adiciona retardo a la salida del DCM hasta que la seal CLKIN coincida con
la seal CLKFB.
B. Sntesis de Frecuencia
El usuario puede especificar cualquier nmero entero, un multiplicador M y un
divisor D dentro del rango especificado en el data sheet. Una calculadora interna
determina la seleccin apropiada para hacer que el flanco de salida coincida con
el reloj de entrada cuando sea matemticamente posible.
C. Desplazamiento de Fase
EL DCM permite desplazamiento de frecuencia fino y grueso. El desplazamiento
grueso de frecuencia usa las fases de 90o 180 o y 270 o de CLK0 para construir
CLK90 CLK180 y CLK270.
El desplazamiento fino permite a todas las salidas del reloj DCM ser desplazadas
en fase con respecto al CLKIN mientras mantiene la relacin entre la fase de
salida gruesa.
2.2.1.5.2 PLL (phase locked loop)
El propsito principal de un PLL es servir como un sintetizador de frecuencia para
un amplio rango de frecuencias y para servir como un filtro de jitter para relojes

208

internos o externos. En la figura A2-17, se muestra un diagrama de bloques de un

PLL.

Fuente [A2.1]
Figura A2-17. Diagrama de bloques de un PLL.
El corazn de un PLL es un oscilador controlado por voltaje o VCO (Voltage
Controllerd Oscillator) con un rango de frecuencias de 400MHz a 1100MHz. A
partir de tres divisores de frecuencia programables (D, M y O) se adapta el VCO a
la aplicacin requerida.
El VCO tiene ocho salidas igualmente espaciadas (0 , 45 , 90 , 135 , 225 , 270
, y 315 ) cada una de las cuales puede ser seleccionada para atacar uno de los
seis divisores de salida. Cada divisor puede ser configurado en un rango entero
de 1 a 127.
El PLL tiene dos opciones de filtrado de jitter de la seal de entrada: modo de
ancho de banda ancha o estrecha. El modo de ancho de banda estrecha es el
que ms atena el jitter, pero no debe ser usado con relojes que cambian de
frecuencia rpidamente. En cambio, el modo de banda ancha produce menor
atenuacin del jitter y est pensado para relojes de entrada que pueden variar su
frecuencia rpidamente.

209

REFERENCIAS
[A2-1] Virtex-5 User Guide UG190(v 5.3), Xilinx, 2010.

210

ANEXO 3
INTRODUCCIN A VHDL
3. VHDL
HDL por sus siglas en ingls hardware description language, es un lenguaje
utilizado para describir el comportamiento de un circuito electrnico o un sistema.
Los lenguajes HDL ms utilizados son Verilog y VHDL, este proyecto de titulacin
se ha desarrollado en VHDL.
VHDL por el acrnimo VHSIC Hardware Description Language, VHSIC a su vez
por

Very High Speed Integrated Circuits,

fue desarrollo en 1980 con el

financiamiento del Departamento de Defensa de los Estados Unidos de

Norteamrica, y aos ms tarde fue estandarizado por la IEEE (Institute of
Electrical and Electronics Engineers), a travs de la IEEE 1076.
VHDL est diseado para sintetizar y simular circuitos, si bien todos los circuitos
pueden ser representados por una simulacin, no todos pueden ser sintetizados,
esto quiere decir que no todo el cdigo que se puede implementar con la sintaxis
correcta puede ser sintetizado a nivel de hardware, razn por la cual se debe
tener mucho cuidado al momento de implementar un diseo en un dispositivo
FPGA.

3.1.

ESTRUCTURA DE DISEO VHDL

Un diseo en VHDL consta de tres secciones:

Library.

Entity.

Architecture

211

Library: Contiene las libreras que se usan en un diseo. Algunos ejemplos de

libreras son: ieee, std, work entre otras. La sintaxis para escribir una librera es la
siguiente:

LIBRARY nombre_librera;
USE nombre_librera.nombre_paquete.parte_paquete;

La declaracin de cada una de estas es la siguiente:

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.all;
USE IEEE.NUMERIC_STD.all;
LIBRARY std;
USE std.standard.all;
LIBRARY work;
USE work.all;

Dentro de la librera IEEE existen varios paquetes que se describen en la tabla

A3-1.
Paquete/Librera
std_logic_1164

Especificacin
Especifica el tipo de dato STD_LOGIC

std_logic_arith

Especifica SIGNED y UNSIGNED relacionados a operaciones

aritmticas.

std_logic_signed

Especifica el tipo de dato STD_LOGIC_VECTOR de tipo

SIGNED

std_logic_unsigned

Especifica el tipo de dato STD_LOGIC_VECTOR de tipo

UNSIGNED
Tabla A3-1. Librera IEEE.

El paquete std_logic_1164, debe ser colocado cuando se necesite hacer uso del
tipo de dato std_logic, este tipo de dato se utiliza cuando se representa una seal
o variable, cuando varan de uno y cero.

212

El paquete std_logic_arith, especifica el tipo de dato signed y unsigned, resulta til

cuando se requiere realizar operaciones de tipo binario entre vectores de bits.
El paquete std_logic_signed, especifica el tipo de dato std_logic_vector, resulta
til cuando se declara un vector de bits con signo.
El paquete std_logic_unsigned, especifica el tipo de dato std_logic_vector, resulta
til cuando se declara un vector de bits sin signo.
Entity: En la entidad se declaran los puertos in/out/inout de un diseo. La sintaxis
para escribir una entidad es la siguiente:

ENTITY
PORT

nombre_entidad

IS

nombre_puerto :
nombre_puerto :

modo_seal
modo_seal

tipo_seal;
tipo_seal;

...);
END

nombre_entidad;

Ejemplo:
Se desea implementar la compuerta lgica Xor, la entidad sera la siguiente:
entity Xor_compuerta is
Port (
operando1 : in

STD_LOGIC;

operando2 : in

STD_LOGIC;

salida : out

STD_LOGIC);

end Xor_compuerta;

Una representacin grfica de la entidad Xor_compuerta es la que indica la figura

A3-1.

213

Figura A3-1. Representacin grfica de la entidad Xor_compuerta.

Architecture: Dentro de la arquitectura se describe el funcionamiento interno de
un circuito. La sintaxis es la siguiente:

ARCHITECTURE

nombre_arquitectura

OF nombre_endidad

IS

[inicializacin_seales]
BEGIN
(cdigo)
END

nombre_arquitectura

La declaracin de la arquitectura para la entidad Xor_compuerta es la siguiente:

architecture arch of Xor_compuerta is
begin
salida <= operando1 xor operando2;
end arch;

En VHDL no se hace distincin entre letras maysculas y minsculas. El diseo

completo usado para la explicacin de librera, entidad, y arquitectura, basado en
la realizacin de la compuerta xor es el siguiente:

214

----------------------------------- Entidad Xor_compuerta

------------------------------------------------------------------------------ LIBRERIA
--------------------------------------LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.all;
USE IEEE.NUMERIC_STD.all;
USE IEEE.STD_LOGIC_UNSIGNED.all;
---------------------------------------- ENTIDAD
--------------------------------------entity Xor_compuerta is
Port ( operando1 : in STD_LOGIC;
operando2 : in STD_LOGIC;
salida : out STD_LOGIC);
end Xor_compuerta;
---------------------------------------- ARQUITECTURA
--------------------------------------architecture arch of Xor_compuerta is
begin
salida <= operando1 xor operando2;
end arch;

3.2 TIPOS DE DATOS

En VHDL existen tipos de datos predefinidos, los mismos que se describen a
continuacin:

BIT {0,1}

STD_LOGIC 8 valores

lgicos definidos en la librera IEEE 1164.

Diseado para modelar seales elctricas.

X
0
1
Z
W
L

Forcing Unknown (synthesizable unknown)

Forcing Low (synthesizable logic 1)
Forcing High (synthesizable logic 0)
High impedance
(synthesizable tri-state buer)
Weak unknown
Weak low

215

Weak high
Dont care
[A3-4]

STD_ULOGIC 9 valores lgicos definidos en la librera IEEE 1164. (U,

X , 0

1, Z, W, L, H, -)

BOLEAN { True, False}

INTEGER 32 bits { desde - 2,147,483,647 hasta +2,147,483,647}

NATURAL { desde 0 hasta 2,147,483,647}

REAL { desde -1.0E38 hasta + 1.0E38} No sintetizable

SIGNED y UNSIGNED tipos de datos definidos en std_logic_arith de la

librera

IEEE. Tienen la apariencia de STD_LOGIC_VECTOR, pero

aceptan operaciones aritmticas.

3.3 OPERADORES
El lenguaje VHDL es muy verstil, ya que posee una serie de operadores, entre
ellos se puede citar operadores de tipo aritmtico para realizar operaciones
como: suma, resta, multiplicacin, exponenciacin y divisin. Para utilizar estos
operadores se debe tener en cuenta que slo aceptan operadores de tipo
entero.Existen tambin operadores de concatenacin, operadores para realizar
operaciones de comparacin entre dos operandos, para verificar si un operando
es igual a otro, o si no lo es, para comprobar si un operando es mayor o menor,
etc.
Otro tipo de operadores son los lgicos, como la operacin not, xor, and, or, pero
estos slo se aplican a tipos de datos boolean, std_logic y std_logic_vector.
Se debe tener precaucin al momento de sintetizar un circuito ya que no todos los
operadores son sintetizables como por ejemplo el operador de la divisin es un
operador no sintetizable, ya que se gastara muchos recursos de hardware para
sintetizar dicha operacin, por lo tanto al momento de realizar la sntesis se va a
producir un error. La descripcin de los operadores y los tipos de datos aplicables
se resumen en la tabla A3-2.

216

Operator

Description

a **b
abs a
not a

exponentiation
absolute value
negation

a*b
a /b
a mod b
a rem b
+a
-b
a+b
ab
a&b
a sll b
a sri b
a sla b
a sri b
a rol b
a ror b

multiplication
division
modulo
remainder
Identity
negation
Addition
subtraction
concatenation
shift-left logical
shift-right logical
shift-left aritmetic
shift-right aritmetic
rotate left
rotate right

a=b
a /=b
a<b
a <= b
a>b
a >= b
a and b
a or b
a xor b
a nand b
a nor b
xnor b

equal to
not equal to
less than
less than or equal to
greater than
grater than or equal to
And
or
xor
nand
nor
xnor

Data type
of operand a
integer
integer
boolean, bit,
bit_vector
integer

Data type
of operand b
intenger

Integer

integer

Data type
of result
Integer
integer
boolean, bit,
bit_vector
Integer

Integer

Integer
1-D array,
element
bit_vector

Integer
1-D array,
element
Integer

Integer
1-D array

any

same as a

Boolean

scalar or 1-D
array

same as a

boolean

boolean, bit
bit_vector

same as a

same as a

Tabla A3-2. Operadores VHDL.

bit_vector

[A3-3]

3.4 FORMATO DE UN PROGRAMA VHDL

Se utilizar el ejemplo de un programa que sintetiza una compuerta xor, para
explicar el formato de un programa en VHDL:

217

1-------------------------------------------------------------------2-- Company:
3-- Engineer:
4-5-- Create Date:
17:45:50 05/05/2012
6-- Design Name:
7-- Module Name:
xor_entity - arch
8-- Project Name:
9-- Target Devices:
10-- Tool versions:
11-- Description:
12-13-- Dependencies:
14-15-- Revision:
16-- Revision 0.01 - File Created
17-- Additional Comments:
18-19------------------------------------------------------------------20library IEEE;
21use IEEE.STD_LOGIC_1164.ALL;
22
23-- Uncomment the following library declaration if using
24-- arithmetic functions with Signed or Unsigned values
25--use IEEE.NUMERIC_STD.ALL;
26
27-- Uncomment the following library declaration if instantiating
28-- any Xilinx primitives in this code.
29--library UNISIM;
30--use UNISIM.VComponents.all;
31
32entity xor_entity is
33
Port ( a : in STD_LOGIC;
34
b : in STD_LOGIC;
35
salida : out STD_LOGIC);
36end xor_entity;
37
38architecture arch of xor_entity is
39
40begin
41
salida <= a xor b;
42
43end arch;

La regin comprendida entre las lneas 1 a la 19, se conoce como la cabecera, en

esta zona se tiene informacin general del diseo.
La regin comprendida entre las lneas 20 a la 43, es la regin del programa.
En las lneas 20 y 21 se colocan las libreras necesarias para poder utilizar los
tipos de datos.

218

En las lneas 32 a la 36 se tiene la regin donde se declara la entidad y sus

atributos, en el caso de la compuerta xor se tiene los puertos de entrada y el
puerto de salida, como se indica a continuacin:

32entity xor_entity is
33
Port ( a : in STD_LOGIC;
34
b : in STD_LOGIC;
35
salida : out STD_LOGIC);
36end xor_entity;

De la lnea 38 a la lnea 43, se tiene la regin que describe el comportamiento del

circuito, para nuestro ejemplo se tiene la operacin xor que recibe como
parmetros de entrada al puerto de entrada a y al puerto b, el resultado se
presenta en el puerto de salida, como se indica a continuacin:

38architecture arch of xor_entity is

39
40begin
41
salida <= a xor b;
42
43end arch;

3.5 OBJETOS
Existen cuatro tipos de objetos en VHDL: signal, variable, constant y file.
Signal: Este es el objeto ms utilizado en el lenguaje VHDL y se declara entre la
arquitectura y la palabra reservada begin.
Las signals son de tipo global, cuando son declaradas estas pueden ser utilizadas
por cualquier proceso. La sintaxis de una seal es la siguiente:

SIGNAL

nombre_seal : tipo_de_dato

219

Tambin se pueden declarar de tipo array como por ejemplo una seal del tipo
std_logic_vector:
signal byte : std_logic_vector;

Una seal puede tener un valor inicial, su sintaxis es:

signal a : std_logic := 0;

Variables: Una variable en VHDL lleva el mismo concepto como si se tratara de

un lenguaje de programacin tradicional. Una memoria es una localidad de
memoria simblica, en donde un valor puede ser almacenado y modificado. Cabe
recalcar que no existe una correspondencia entre una variable y una parte de
hardware. La sintaxis de una variable es:

VARIABLE nombre_variable : tipo_de_dato;

A diferencia de una seal, la variable slo puede ser de tipo local, es decir slo
puede ser utilizado en el interior de un proceso.
Una variable tambin puede tomar un valor inicial:
variable x := 1;

Constantes: Una contaste toma un valor que no puede ser cambiado. Su sintaxis
es:

constant nombre_constante : tipo_de_dato := valor_constante;

Un ejemplo de uso de una constante sera:

220

constant byte : tipo_de_dato := 8;

3.6 DESCRIPCIN DE UN CIRCUITO

El lenguaje VHDL es un lenguaje concurrente, es decir que las instrucciones de
cdigo que se escriben se ejecutan todas al mismo tiempo. nicamente las
instrucciones que se encuentran en el interior de un process se ejecutan en
forma secuencial, pero en s el lenguaje VHDL es una lenguaje concurrente en su
totalidad.
Por esta razn el lenguaje VHDL presenta dos tipos diferentes de instrucciones,
unas concurrentes y las otras secuenciales (process), se las detalla a
continuacin:
Instrucciones Concurrentes: Este tipo de instrucciones nos permiten describir
un circuito combinacional, este tipo de circuito no necesita de un reloj ya que la
salida depende nicamente del valor de las entradas, por lo tanto ocurre un
cambio en la salida cuando el valor de las entradas cambia.
A continuacin se describen los diferentes tipos de instrucciones concurrentes.

Instruccin when/else
Este tipo de instrucciones son similares a las instrucciones if y case en un
lenguaje tradicional de programacin, su sintaxis es la siguiente:
nombre_seal <= valor_expresion_1 when boolean_expresion_1 else
valor_expresion_2 when boolean_expresion_1 else
valor_expresion_n;

Las expresiones booleanas son sucesivamente evaluadas hasta encontrar

la expresin verdadera, cuando esta es encontrada, la seal toma el valor
de valor_expresion.

221

Ejemplo:
Se representar un circuito que se activa en 1 cuando se ingrese un
determinado valor, en este caso la salida ser verdadera si se ingresa el
ASCII que corresponde a la letra A mayscula (01000001).
---------------------------------------- Entidad comparador
--------------------------------------entity comparador is
Port (

entrada : in STD_LOGIC_VECTOR(7 downto 0);

salida : out STD_LOGIC);

end comparador;
---------------------------------------- Arquitectura arch
--------------------------------------architecture arch of comparador is
begin
salida <= 1 when (entrada = 01000001) else
0;
end arch;

Instruccin with/select/when
Esta sentencia es muy similar a una sentencia case en un lenguaje de
programacin tradicional, su sintaxis es:

with seleccionador select

nombre_seal <= valor_expresion_1 when escoje_valor_1
valor_expresion_2 when escoje_valor_2
valor_expresion_n when others;

Ejemplo:
Se representar un circuito multiplexor.

222

---------------------------------------- Entidad multiplexor

---------------------------------entity multiplexor is
Port ( entrada : in STD_LOGIC_VECTOR(1 downto 0);
seleccionador : in STD_LOGIC_VECTOR(1 downto 0);
salida : out STD_LOGIC_VECTOR(1 downto 0));
end multiplexor;
---------------------------------------- Arquitectura arch

---------------------------------architecture arch of multiplexor is

begin
with seleccionador select
salida <= 00 when 00
01 when 01
10 when 10
11 when others;
end arch;

Instrucciones Secuenciales: Este tipo de instrucciones son similares a las

usadas en los lenguajes de programacin tradicionales, estas sentencias se
ejecutan en forma secuencial nicamente en el interior de una instruccin
process.

Instruccin process
Esta instruccin nos permite encapsular instrucciones de tipo secuencial,
per la instruccin process en si es un tipo de instruccin concurrente, es
decir se ejecuta en paralelo con las dems instrucciones siempre y cuando
una seal que se encuentra en el interior de su lista sensitiva cambie.
Existe una gran variedad de instrucciones secuenciales, pero muchas de
ellas no son sintetizables en hardware. Para no tener problemas de sntesis
se debe tener en cuenta dos aspectos importantes en el uso de la
instruccin process:

223

Se debe usar un process para describir un circuito con sentencias if y

case.

Se debe usar un process para construir elementos de memoria.

La sintaxis que tiene la instruccin process es la siguiente:

process (lista sensitiva)

begin
sentencia secuencial
end process;

La lista sensitiva es el conjunto de seales a las cuales la sentencia process

responde, es decir si una seal que se encuentra en la lista sensitiva cambia,
entonces esto activar a la instruccin process.

Instruccin if y else
El significado de estas sentencias es el miso que para un lenguaje de
programacin tradicional. Su sintaxis es:

if (expresin_booleana_1) then
sentencias_secuenciales;
elsif (expresin_booleana_2)then
sentencias_secuenciales;
else (expresin_booleana_3) then
sentencias_secuenciales;
end if;

Ejemplo:
Como ejemplo un comparador de seales, se puede evaluar condiciones
para activar una u otra seal dependiendo de las seales en la lista
sensitiva

224

---------------------------------------- Proccess

---------------------------------process (a, b, c)
begin
if (a = 1) then
salida <= 00;
elsif (b = 1) then
salida <= 01;
else
salida <= 11;
end process;

Sentencia case
El significado de estas sentencias es el miso que para un lenguaje de
programacin tradicional. Su sintaxis es:

case selector is
when caso1 =>
sentencias_secuenciales;
when caso2 =>
sentencias_secuenciales;
when others =>
sentencias_secuenciales;
end case;

3.7 COMPONENTS
Los components son cdigo que es utilizado para la construccin de un diseo
jerrquico.
Ejemplo:

225

Se representa la construccin de una compuerta NOR, mediante la unin de dos

compuertas una OR y una NOT.
Paso uno: se construye una entidad Or_entity, que representa a la compuerta
OR.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Or_entity is
Port ( a : in STD_LOGIC;
b : in STD_LOGIC;
salida_or : out STD_LOGIC);
end Or_entity;
architecture Behavioral of Or_entity is
begin
salida_or <= a or b;
end Behavioral;

Paso dos: se construye una entidad Not_entity, que representa a la compuerta

NOT.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Not_entity is
Port ( c : in STD_LOGIC;
salida_not : out STD_LOGIC);
end Not_entity;
architecture Behavioral of Not_entity is
begin
salida_not <= not c;
end Behavioral;

Paso tres: se realiza la unin de las dos entidades OR y NOT, para formar la
entidad de nivel superior NOR.
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

226

entity Nor_entity is
Port ( operando1 : in STD_LOGIC;
operando2 : in STD_LOGIC;
salida_nor : out STD_LOGIC);
end Nor_entity;
architecture Behavioral of Nor_entity is
signal entrada_aux : std_logic;
begin
-- Declaracin de la entidad Not_entity.
Not_unit : entity work.Not_entity(Behavioral)
port map(
c => entrada_aux,
salida_not => salida_nor
);
-- Declaracin de la entidad Or_entity.
Or_unit : entity work.Or_entity(Behavioral)
port map(
a => operando1,
b => operando2,
salida_or => entrada_aux
);
end Behavioral;

En la figura A3-2, se muestra la representacin grfica de la unin de las

entidades OR y NOT, mediante component.

Nor_entity:1
Or_en
Or_entity
r
tity
operand
o1
operand
o2

Not_entity
salida_
or

salida_
not

Or_unit

Not_unit

Nor_entity:1
Figura A3-2. Diagrama RTL de la compuerta NOR.

salida_
nor

227

REFERENCIAS

[A3.1] W. Fook , Coding and Logic Synthesis with Synopsys. Primera Edicin,
2000.
[A3.2] P. Chu, FPGA Prototyping by VHDL Examples. Primera Edicin, 2008.
[A3.3] P. Chu, RTL HARDWARE DESIGN USING VHDL. Primera Edicin, 2006.
[A3.4]

P. Vonei,

Circuit Design with VHDL. Primera Edicin, Massachusetts

Institute of Technology, 2004.

228

ANEXO 4
MI PRIMER PROYECTO EN ISE PROJECT NAVIGATOR
13.1
Este anexo describir un ejemplo bsico para la utilizacin del ISE, la versin
usada es 13.1, la versin es fundamental ya que en esta se pueden realizar
diseos que son ejecutados en una tarjeta de entrenamiento Virtex-5. El software
puede ser descargado de la pgina oficial de xilinx:
http://www.xilinx.com/support/download/index.htm
Creando una cuenta en este sitio web, se puede obtener una licencia de prueba
que dura 30 das. Se proceder como ejemplo prctico la implementacin de una
compuerta xor de dos bit de entrada.
Una vez instalado el software los pasos a seguir son:
1. Abrir la Aplicacin Xilinx ISE.

2. En la opcin Type of the day, clic OK.

229

3. Se crea el primer proyecto, dando un clic en: File New Project.

4. Se despliega la pantalla: New Project Wizard.

a. Ingresar

el

nombre

del

MI_PRIMER_PROGRAMA_VHDL.
b. Indicar la ubicacin del proyecto.
c. Top-Level: HDL.
d. Clic Next.

proyecto

en

este

caso:

230

a. Name:
MI_PRIMER_PROGRAMA_VHDL
b. Location: En la carpeta
XilinxProy (que se crea cuando se
instala el programa)

c. Top-level source type: HDL

d. NEXT

5. En la siguiente ventana, se debe especificar las caractersticas de la tarjeta,

para nuestro caso una VIRTEX-5, con un fpga: XC5VLX110T.
Estas caractersticas son propias de cada FPGA. El lenguaje de programacin
es VHDL.

6. Como no se va adherir este proyecto a otro existe, en las siguientes dos

ventanas se presiona NEXT.

231

7. En la siguiente ventana: Project Sumary, se indica un resumen de todas las

caractersticas seleccionadas, se comprueba la informacin y se da clic en
FINISH.

232

8. Una vez creado el proyecto, se puede observar en la aplicacin el proyecto

creado.

MI_PRIMER_PROGRAMA_VHDL

9. A continuacin se va a crear una pequea aplicacin:

a. Clic derecho.
b. Seleccionar: New Source.
c. La opcin: Sources for: debe tener Implementation.

c. Source for:
Implementation

a. Clic: derecho
b. New Source

233

10. Se despliega una ventana donde se seleccionan los siguientes parmetros:

a. VHDL Module.
b. El nombre de la aplicacin: XOR_entity.
c. Comprobar la ubicacin de la aplicacin.
d. Next.

a. VHDL
MODULE
XOR_entity

b. File Name: XOR_entity

c. Location:
MI_PRIMER_PROGRAMA_VHDL

d. NEXT
11. Se definen las caractersticas la aplicacin, que desde este momento la se
llama como una entidad Xor_entity, la cual contiene una arquitectura, puertos
de entrada y puertos de salida.

a. Entity Name:
XOR_entity
XOR_entity

b. Architecture
name: Behavioral
c. Puertos
de
Entrada: a y b
d. Puertos de Salida:
c

e. NEXT
NOTA: Una representacin grfica de esta entidad, es la siguiente:

234

a
b

XOR_entity

12. En la opcin Summary, se verifica los datos ingresados y

se da clic en

FINISH.

13. A continuacin se programa la entidad XOR_entiy:

a. Selecciona
entidad:
Xor_entity

la

b. Se
programa
la
entidad, con el cdigo:
c <= a xor b;

d. Sintetizar
ar el programa
Synthesize

c. Se Verifica que NO existan

warnings y errores.

El software ISE incluye la tecnologa de sntesis Xilinx (XST), sintetiza

cdigo VHDL, Verilog, o diseos mixtos. Bsicamente lo que se consigue
es transformar lo creado en HDL, a compuertas lgicas y FFs.

235

14. Se puede observar los recursos utilizados, dando clic en la parte inferior de la
pantalla en la opcin: Design Summary (Sinthesized).

b. Resumen de los
recursos utilizados
de la tarjeta.

a. Clic: Design Summary

(Sinthesized)

CARGAR EL PROGRAMA EN LA TARJETA

1. Hay que definir los dispositivos de entrada y salida de la tarjeta, asignando
los pines de la misma. Para este caso se usa:
a. Dos pines del DIP switch, para las entradas: a y b.
b. Un led, para la salida: c.

236

b. Pines: DIP-Switch
a. LEDs

c. LEDs

2. Los valores de los pines correspondientes se encuentran en el documento

UG247, que se puede descargar de la pgina web de Xilinx, para este caso se
indica los valores de los pines requeridos de la aplicacin.

237

3. En el programa se selecciona la opcin: User Constrain, y se ejecuta el

programa, para asignar los pines de la tarjeta a la aplicacin realizada. Se
genera un archivo .ucf.

4. En la opcin I/O Ports, se asignan los puertos dando doble clic en las entradas
a b, y en la salida c.
a U25
b AG27
cAF13

238

5. Verificar los puertos asignados en la ventana I/O port. Se cierra el programa

y se vuelve al programa ISE.

239

6. En ISE, se ejecuta: Implement Design, y se verifica que no existan warnings

o errores.

Implement Design
El proceso de implementacin consta de 3 etapas:

Translate.-

Recopilar todos los netlists, en uno solo. Los mdulos

faltantes (que no son detectados por la sntesis) se marcarn en esta

etapa.

Map.- El netlist generado en la etapa anterior es comparado con los

recursos del dispositivo FPGA. Es decir todas las compuertas lgicas
generadas en el netlist son mapeados en las celdas y IOBs del FPGA.
Si existen recursos insuficientes o especificados de forma incorrecta se
muestra un error y se detiene la aplicacin.

Place & Route.- Coloca las celdas, en ubicaciones fsicas y determina

las rutas para conectar las seales.

7. Generar el archivo (.bit). Este archivo se carga en la tarjeta.

240

8. Ejecutar la opcin Impact, para abrir el programa iMPACT, el cual permite

enviar el archivo (.bit), a la tarjeta.

9. Una vez que se abra iMPACT, deben estar realizadas las conexin
correspondientes entra la tarjeta de entrenamiento y la PC.
10. Se muestra la interface de Impact, y se selecciona un NewProject.

11. Seleccionar OK.

241

12. Se verifica si la tarjeta de entrenamiento est conectada a la PC.

13. Para cargar el programa se observa 5 chips correspondientes a la tarjeta, en

la que se va grabar es el ultima, en los anteriores, se da un clic en Bypass,
hasta llegar al que nos corresponde.

El chip correspondiente,
donde se graba el programa.

Clic: Bypass

14. Cuando el chip 5, cambie de color a verde indica que se est trabajando en
este. En la ventana Asing New Configuration File, seleccionar el archivo .bit,
creado en el paso 8. Cargar el mismo y dar clic en OPEN.

242

Chip: XC5Vlx110t1ff1136

Seleccionar el archivo:
XOR_entity.bit
Clic: OPEN

15. A continuacin en la siguiente ventana, dar clic en APPLY, y luego en OK.

16. En el chip se da clic derecho, seleccionar program, y se enviar el archivo (.bit)

a la tarjeta.

Clic derecho:
seleccionar Program

243

17. En la siguiente ventana seleccionar Apply y OK.

18. Verificar envi de los datos y si todo es correcto dar un mensaje: succeeded.

PARA FINALIZAR COMPROBAR EL FUNCIONAMIENTO EN LA TARJETA

244

ANEXO 5
SIMULACIN EN ISE PROJECT NAVIGATOR 10.1
La fase de simulacin se realiz en Ise Project Navigator 10.1, pues la versin
13.1 no tiene la herramienta Test Bench Waveform, que permite implementar la
simulacin.
En la versin 13.1, s se puede realizar simulaciones pero el proceso es ms
complejo ya que se tiene que programar los parmetros de la misma. Es por esta
razn que se ha optado por usar una versin anterior solo en esta etapa del
diseo. Los pasos a seguir son menos complejos y justifica usar la herramienta
Test Bench Waveform. El ejemplo que se va a simular es el realizado en el anexo
4.
Una vez creado el proyecto y sintetizado, se siguen los siguientes pasos para la
simulacin:
1. En la entidad xor_entity, dar clic derecho New source.

New source

Sntesis correcta

2. Seleccionar Test Bench Waveform y escribir el nombre del archivo que va

contener la simulacin.

245

Nombre:
TBWF_xor_entity

3. Clic Next.

4. Clic Finish.

5. En esta ventana se detallan los parmetros del reloj, si todo es correcto dar
clic en Finish.

246

Los parmetros variaran dependiendo de los requerimientos de cada diseo.

6. El siguiente paso es seleccionar los datos de las seales de entrada en forma
grfica, para el ejemplo implementado se tiene las entradas a y b.
Una vez definido el valor de las seales se debe guardar los cambios.

Seales entrada: a y b

7. Para implementar la simulacin, regresar a la ventana de los mdulos y dar

clic en el archivo (.tbw), cuyo nombre es TBWF_xor_entity.
Es importante guardar los cambios para poder visualizar la ubicacin del
archivo.

247

8. En la opcin Sources for, seleccionar:

a. Behavioral Simulation.
b. En Processes: dar clic Simulate Behavioral Model.

a. Behavioral Simulation

b. Simulate

Behavioral

Model

9. Para finalizar se despliega la ventana, con los resultados obtenidos en la

simulacin, la informacin de la seal de salida denominada como c, dar
como resultado la operacin xor entre las entradas a y b.

248

La utilizacin de esta herramienta es de gran ayuda en el desarrollo de este

proyecto, pero se debe recordar que solo es una ayuda en software,

y el

funcionamiento real de los diseos solo se puede comprobar con la

implementacin en el hardware.

249

ANEXO 6
DIAGRAMA RTL
Un diagrama RTL por sus siglas en ingls Register Transfer Level,

es una

descripcin del comportamiento de un diseo de transferencia de registros, que

permite verificar la descripcin de un chip. Este tipo de simulacin tambin
permite validar la sintaxis del cdigo y confirmar que este funcione como se
pretende que lo haga.
El diagrama RTL que se va a simular, es la ronda 1 del proceso de cifrado, que se
detalla en el captulo 3. Una vez creado el proyecto y sintetizado, se siguen los
siguientes pasos:
1. En la entidad ronda1, dar clic Selecciona el requerimiento.

Clic

2. Seleccionar en la barra de herramientas Tools Schematic Viewer RTL.

250

RTL

3. Se despliega el men de diagrama RTL.

4. Seleccionar las entidades internas y dar clic Create Schematic.

Aadir entidades internas

Clic Create Schematic

5. Se visualiza la entidad ronda 1 total.

251

6. Dando clic en la entidad total se observa la interconexin de las entidades

internas.

252

REFERENCIAS
[A6.1] Xilinx ISE Design Suite 13 Software Manuals, Xilinx, 2011.

253

ANEXO 7

CDIGO VHDL DEL ALGORITMO DECIFRADO S-DES

(Se encuentra en digital)

254

ANEXO 8

CDIGO MATLAB DEL ALGORITMO DE CIFRADO DES

(Se encuentra en digital.)

255

ANEXO 9
CAMPOS FINITOS
9.1 GRUPO, ANILLO Y CAMPOS
Para comprender el significado de un Campo (F) se debe saber la definicin de
Grupo (G) y Anillo (R).
9.1.1 GRUPO
Un grupo es una estructura algebraica que consta de un conjunto (G), junto con
una operacin (), que combina cualquier pareja de elementos (a,b) de G, para
formar un tercer elemento ab o ab. Suele estar denotado por {G, } y para que
se pueda calificar como un grupo, el conjunto y la operacin deben satisfacer
algunas condiciones llamadas axiomas de grupo establecidos en la tabla A9-1.
[A9.1] [A9.2]

Condicin
Clausura
Asociativa
Elemento
Identidad
Elemento
Inverso

Definicin
a, b G : a b G

a, b, c G : (a b) c = a (b c)
e G, a G : a e = e a = a

a G, a G : a a = a a = e

Tabla A9- 1. Axiomas de grupo {G, }. [A9.1]

El operador (), es genrico y puede referirse a la adicin, multiplicacin, o alguna
otra operacin matemtica.

256

9.1.1.1 Grupo Abeliano

Un grupo abeliano {G, + } consiste en un conjunto G y una operacin definida en
sus elementos, representados por : + .

+ : G x G G : (a , b) a + b.

[A9.3]

Adems tiene que cumplir con las condiciones de la tabla A9-2.

Condicin

Definicin
a, b G : a b G.

Clausura

a, b, c G : (a b) c = a (b c).

Asociativa
Conmutativa
Elemento Neutro
Elementos Inversos

a, b G : a b = b a.

0 G, a G : a + 0 = a.
a G, b G : a + b = 0

Tabla A9- 2. Condiciones para que sea un grupo abeliano {G,+}. [A9.3]

9.1.1.1.1 Anillo
Un anillo (R), es un conjunto de elementos con dos operaciones, llamadas adicin
y multiplicacin, cuya notacin es: {R, +, *}, de modo que {R,*} es un grupo
conmutativo con elemento neutro. El producto (*)

es asociativo y tiene la

propiedad distributiva respecto a la suma.

Si el producto es conmutativo se habla de un anillo conmutativo y si el anillo posee
un elemento neutro para el producto, se lo llama anillo con unidad. [A9.1] [A9.2]
Este conjunto debe de cumplir con las siguientes condiciones:

La estructura

es un grupo abeliano.

257

La operacin (*) es cerrada y asociativa sobre R. Existe un elemento neutro

para (*) en R.

Las dos operaciones (+) y (*) estn relacionadas por la ley distributiva.

Un anillo es llamado conmutativo si la operacin (*) es conmutativa.

9.1.1.1.2 Campo
F es un campo si y solamente si F es un anillo en el cul la multiplicacin es
conmutativa y cada elemento, excepto 0, tiene un inverso multiplicativo. Es
posible definir un campo {F,+,x}, con respecto a la adicin y la multiplicacin si:

F es un grupo conmutativo con respecto a la adicin.

F { 0 } es un grupo conmutativo con respecto a la multiplicacin.

Se mantiene la ley distributiva de los anillos.

9.1.1.1.3 Campo finito

Un campo finito (GF), o campo de Galois, es aquel que tiene un nmero finito de
elementos. Los campos finitos ms usados en criptografa son los campos:
primos, binarios y ptimos extendidos.
El orden de un campo finito es el nmero de elementos en el campo n. Un campo
finito GF de orden q solamente puede existir si q es una potencia de un numero
primo q . Donde n, es un entero positivo.

Formas de un Campo Finito:

GF(p)

GF(pn)

GF(2n)

258

9.2 ARITMTICA MODULAR

Dados dos nmeros enteros positivos n y a, si se divide a por n, se obtiene un
cociente entero q y un resto entero r que obedecen a la siguiente relacin:

 

Dos enteros a y b se dice que son congruentes mdulo n, si (a mod n) = (b mod

n). Esto se escribe como:

Ejemplo:

Un ejemplo se describe en la figura A9-1.

Figura A9-1. Ejemplo a b(mod n).

Realizando la misma operacin en MatLab se tiene:
r1 = mod(73,23)
r2 = mod(4,23)
r1 = 4
r2 = 4
9.2.1 PROPIEDAD DE LA CONGRUENCIA
La congruencia cumple las siguientes propiedades:

259



 

 

 [A9.2]

Las propiedades de aritmtica modular se indican en la tabla A9-3.

Propiedad
Conmutativa

Expresin
(w+x) mod n = (x + w) mod n
(w x x) mod n =(x x w) mod n

Asociativa

[ (w + x) + y ] mod n = [ w + (x + y) ] mod n
[ (w x x) x y ] mod n = [ w x (x x y) ] mod n

Distributiva

[ w +( x + y) ] mod n = [( w x x) +( w x y) ] mod n
[w +( x x y) ] mod n = [( w + x) x ( w + y) ] mod n

Identidad

(0 + w) mod n = w mod n
(1 + w) mod n = w mod n

Inverso aditivo (-w)

For each w Zn there exists az such that w+z 0 mod n

Tabla A9-3. Propiedades aritmtica modular. [A9.2]

9.3 CAMPOS FINITOS DE LA FORMA GF(p)

Un campo finito de la forma GF(p), es un campo cuyo orden (nmero de
elementos en el campo), debe ser una potencia de un primo ; donde n es un

entero positivo. Entonces un campo finito de la forma GF(p) es cuando n = 1, este

campo finito posee una estructura diferente que la de los campos finitos con n > 1.
[A9.2]
Para un nmero primo p, el campo finito de orden p se define como el conjunto de
enteros no negativos:

Zp = {0,1,2,3,,p -1} ms las operaciones de aritmtica modular mdulo p.

260

Consideraciones para que un GF(p) sea un campo finito:

GF(p), debe ser un campo.

Se debe demostrar la existencia de un inverso multiplicativo

p para cada uno de los elementos del conjunto

Zp,

es

modulo
decir

debe

haber un para todo 0 elemento de Zp tal que ( ) ( ) = e,

donde e es la identidad (1mod p) para ese conjunto Zp.

Tambin se

puede observar la existencia de un inverso multiplicativo

para

todos los elementos w de Zp, si w es un primo relativo para p, es decir al

efectuar la operacin multiplicacin:   .

La existencia de un elemento neutro (0), es decir que si realizamos la

operacin suma modulo p:  .

Ejemplo:
Demostrar que GF(2) es un campo finito.

PD: GF(2) es campo:

Entonces  , Zp est formada de dos elementos,

Zp es un grupo, anillo y campo, cumple con la primera condicin.



PD: ; 

Zp= {0,1} ; p = 2, entonces aplicando operaciones de

aritmtica

modular mdulo dos.

Multiplicando entre si todos y cada uno de los elementos de Zp.
0 mod 2 x 0 mod 2 = 0
0 mod 2 x 1 mod 2 = 0
1 mod 2 x 0 mod 2 = 0
1 mod 2 x 1 mod 2 = 1
 1 mod 2 x 1 mod 2 = 1

El inverso multiplicativo de 1 mod 2, es 1.

261

Se cumple que ; ya que:

0 mod 2 x 0 mod 2 = 0 nos da como resultado cero y no uno.

PD: elemento neutro.

0 mod 2 + 0 mod 2 = 0
0 mod 2 + 1 mod 2 = 1
1 mod 2 + 0 mod 2 = 1
1 mod 2 + 1 mod 2 = 0
El 0 (cero) es el elemento neutro.
elemento neutro.

GF (2) es un campo finito de la forma GF(p).

De las operaciones suma y multiplicacin realizadas anteriormente se tiene:

+ 0 1
0 0 1
1 1 0
Suma

x 0 1
0 0 1
1 1 0
Multiplicacin

x -w w-1
0 0 1 1 1
Inversos

Se concluye que la suma en mdulo 2, es equivalente a la operacin XOR y la

multiplicacin es equivalente a la operacin AND. [A9.2]

9.4 ARITMTICA POLINOMIAL CON COEFICIENTES ZP

Un polinomio de grado n, con coeficientes enteros mayores o iguales a cero tiene
la forma:

Donde los ai

[A9.2]

son los coeficientes del polinomio, y adems estos coeficientes

pertenecen a un campo F. La divisin de polinomios puede representarse:

262



[A9.2]

Esto tambin puede representarse en aritmtica modular como:



[A9.2]

Ejemplo:
Realizar las operaciones de aritmtica modular usando los polinomios f(x), g(x)
sobre GF(2) y MatLab:

Suma
% Operacin Suma
f = [1 1 0 0 1 1 1];
g = [0 0 0 0 1 1 1];
suma = mod(f+g,2)
suma = 1
1
0
0
0
0
0
% Respuesta en representacin polinomial

Resta
% Operacin Resta
f = [1 1 0 0 1 1 1];
g = [0 0 0 0 1 1 1];
resta = mod(f-g,2)
resta = 1
1
0
0
0
0
0
% Respuesta en representacin polinomial resta

Multiplicacin
% Operacin Multiplicacin
f = [1 1 0 0 1 1 1];
g = [0 0 0 0 1 1 1];
mult = mod(conv(f,g),2)

263

mult =
1
0
0
1
1
0
1
0
1
% Respuesta en representacin polinomial mult

Divisin
% Operacin Multiplicacin
f = [1 1 0 0 1 1 1];
g = [1 1 1];
div = mod(deconv(f,g),2)
div =
1
0
1
1
1
% Respuesta en representacin polinomial mult

El uso de MatLab, en estas operaciones es bsico, pero en ejemplos posteriores,

donde la resolucin de los ejercicios requiere mayor complejidad y tiempo, se
observar la verdadera fortaleza de esta herramienta.
9.4.1 POLINOMIO IRREDUCIBLE
Se dice que un polinomio f(x) es irreducible si y solo si f(x) no puede ser
expresado como el producto de dos polinomios, un polinomio irreducible tambin
es llamado polinomio primo.
Ejemplo:
Comprobar si el polinomio f(x), es reducible sobre GF(2).

Los factores del trmino independiente 1 son: -1 y +1. Al usar el factor -1; y
se divide para x + 1:
% Divisin f(x)/g(x).
f = [1 0 0 1];
g = [1 1];
% Almacenar cociente y
[q,r]=deconv(f,g);
% Convertir mod2 [q,r]
qmod = mod(q,2)
qmod = 1
1
1
rmod = mod(r,2)
rmod = 0
0
0

residuo en [q,r]

264

Se obtiene un residuo de cero y se concluye que los factores de f(x) son el

cociente multiplicado g(x) como se observa a continuacin:

Ejemplo:



Comprobar si el polinomio f(x), es irreducible sobre GF(2).

Los factores del trmino independiente 1 son: -1 y +1. Al usar el factor -1; y

se divide para g(x) = x + 1:

% Divisin f(x)/g(x).
f = [1 0 1 1];
g = [1 1];
% Almacenar cociente y
[q,r]=deconv(f,g);
% Convertir mod2 [q,r]
qmod = mod(q,2)
qmod = 1
1
0
rmod = mod(r,2)
rmod = 0
0
0

residuo en [q,r]

Se obtiene un residuo de uno y se concluye que f(x), no puede ser

expresado como el producto de polinomios en GF(2).


9.4.2 MXIMO COMN DIVISOR DE POLINOMIOS

Se dice que el polinomio c(x) es el mximo comn divisor de dos polinomios a(x)
y b(x) si cumple:

c(x) divide a los dos polinomios a(x) y b(x).

Cualquier divisor de a(x) y b(x) es un divisor de c(x).

265

Se puede adaptar el algoritmo de Euclides para calcular el mximo comn divisor

de dos polinomios a(x) y b(x), de la siguiente manera:


[A9.2]

El algoritmo de Euclides en seudo cdigo puede ser escrito como:

 
     
  





[A9.2]

Cabe sealar que el grado de a(x) es mayor que el grado de b(x).

9.4 CAMPOS FINITOS DE LA FORMA GF(2n)

La forma general de estos campos finitos es: pn, donde p es un nmero primo y n
es un entero positivo. Trabajar en estos campos resulta una forma atractiva en
los algoritmos de encriptacin.
En lugar de adaptar las propiedades de la Aritmtica Modular, lo que se hace es
utilizar las propiedades de Aritmtica Polinomial en la construccin un campo
finito deseado.
9.4.1 ARITMTICA MODULAR POLINOMIAL
Considere un conjunto S de todos los polinomios de grado (n-1) o menor, cuyos
coeficientes pertenecen al campo Zp. Un polinomio tiene la forma:

[A9.2]

266

Cada ai toma valores en el conjunto: Zp = {0,1,,p-1}. Donde p es un nmero

primo, por lo tanto existen nmero de polinomios diferentes en el conjunto S.
La aritmtica modular polinomial, sigue las mismas reglas que la aritmtica de
polinomios con las reglas bsicas del lgebra, tomando en cuenta las
aclaraciones siguientes:

Los coeficientes de los polinomios estn en mdulo p, por lo tanto se

puede usar la misma aritmtica que se us en los campos finitos Zp.

Si el resultado de una multiplicacin, resulta en un polinomio de grado

mayor que n-1, este polinomio debe ser reducido a un polinomio m(x),
donde m(x) es un polinomio irreducible, el

residuo

puede

ser

representado por:


[A9.2]

Para realizar operaciones de aritmtica modular polinomial usaremos el campo

finito y el polinomio irreducible usado por AES:

Campo finito: GF(28)

Polinomio irreducible:

Ejemplo:
Realizar la suma de los polinomios f(x), g(x) sobre GF(28) con
, usando MatLab.

% Suma polinomial en GF(28) y

f=[0 1 0 1 0 1 1];

267

g=[1 0 0 0 1 0 1];
% Suma (f+g)
suma= mod((f+g),2)
suma = 1
1

Ejemplo:

 

Realizar la multiplicacin de los polinomios f(x), g(x) sobre GF(2 8) con

, usando MatLab.

% Multiplicacin polinomial en GF(28) y

f=[0 1 0 1 0 1 1];
g=[1 0 0 0 1 0 1];

% Multiplicacin (f x g)
mul = mod (conv(f,g),2)
mul = 0 1 0 1 0 0 1

% Expresado mul en polinomio

% Reducido mul en modulo m(x)
m = [1 0 0 0 1 1 0 1 1]
[q r] = deconv(mul,m)
q = 0
1
0
1
0
r = 0
0
0
0
0 -1
0 -1 -2 -1
0
0
1
residuomod = mod(r,2)
residuomod = 0
0
0

 

9.5 CONSIDERACIONES COMPUTACIONALES EN GF(2n)

Un polinomio f(x) en GF(2n) :

[A9.2]

268

nicamente puede ser representado por sus coeficientes n binaria (an1 an2 . ..
a0). Por lo tanto, todo polinomio en GF (2n) Puede ser representado por n-bits.
La suma de polinomios se realiza, sumando los correspondientes coeficientes, y,
en el caso de polinomios sobre Z2, adems es la operacin XOR.
As, la adicin de dos polinomios f(x) y g(x) en GF (28) con

, corresponde a una operacin XOR bit a bit. Se puede realizar la suma

como se observa en la tabla A9-4.

Operacin

Resultado

Notacin

Polinomial

( 0 01 1 0 1 1 1 0)

Binaria

{2B} {45}

{6E}

Hexadecimal

(0101011) (1000101)

Tabla A9-4. Operacin suma polinomial en GF(28).

269

REFERENCIAS
[A9.1] (2012) Grupo (Matemtica). [Online]. Disponible:
http://es.wikipedia.org/wiki/Grupo_(matem%C3%A1tica)
[A9.2] W. Stallings, Cryptography and Network Security Principles and Practices.
Cuarta Edicin, 2005.
[A9.3] J. Daemen y V. Rijrnen, The Design of Rijndael AES The Advanced
Encryption Standard, Primera Edicin, 2002.
[A9.4] Advanced Encryption Standard (AES), Federal Information Processing
Standards Publication 197, 2001.

270

ANEXO 10
FUNDAMENTOS MATEMTICOS DE LAS FUNCIONES DE
AES
10.1 CAJA S
Para calcular los valores que comprenden la Caja-S, se toman los siguientes
criterios:

Se debe calcular el inverso multiplicativo de cada uno de los elementos del

campo GF(28).

Luego se aplica una transformacin lineal a cada uno de los inversos

multiplicativos, obtenidos en el paso anterior.

10.1.1 CLCULO DE INVERSO MULTIPLICATIVO DE LOS ELEMENTOS DEL

CAMPO GF(28)
Esta operacin consiste en encontrar los inversos multiplicativos de todos los
elementos del campo GF(28). Para encontrar el inverso multiplicativo de un
elemento en GF(28), se debe considerar el elemento identidad multiplicacin que
para el caso de los elementos en GF(28) es {01}. Por lo tanto la definicin del
inverso multiplicativo es la siguiente:
Para cualquier no-cero polinomio binomial b(x), de grado menor que 8, el inverso
multiplicativo de b(x) se denota como b-1(x). Se dice que b-1(x) es el inverso
multiplicativo si cumple con:
 
Para calcular el elemento inverso multiplicativo, se hace uso del algoritmo de
Euclides extendido:

271

 

Paso uno:
     

Paso dos:
     

Paso tres:
  

Paso cuatro:
  

Paso cinco:
 





Paso seis:
        

Paso siete:
      

Paso ocho:
      


En donde , corresponde al polinomio irreducible que

corresponde al estndar AES y b(x) corresponde el polinomio del cual se quiere

obtener el inverso multiplicativo.

10.1.1.1 Procedimiento para calcular el inverso multiplicativo utilizando el algoritmo

de Euclides extendido
Paso Uno:
En primer lugar el algoritmo nos indica que se debe asignar el valor 1, 0 y m(x) a
los polinomios   , respectivamente. Luego se debe asignar el

valor de 0,1 y b(x) a los polinomios   , respectivamente.

272

Paso Dos:
En este paso se debe verificar si , en caso de ser cierto se retorna el
valor  , y se dice que no existe elemento inverso de b(x).

Paso Tres:
En el caso en el que , se retorna como mximo comn divisor de m(x) y
b(x) el valor de y como valor de inverso multiplicativo de b(x) el valor .

Paso Cuatro:
En caso de que el valor   , se debe obtener el quociente de

dividir el polinomio para el polinomio :

Paso Cinco:
En

este

paso

el

algoritmo

indica




que

se

asigne

los

valores:

     , a los polinomios
tupla   , respectivamente.
Paso Seis:
Se debe actualizar los valores de    con los valores de

  , respectivamente.
Paso Siete:

De igual forma que en el paso anterior se debe actualizar los valores de

  , con los valores de   .
Paso Ocho:
Por ltimo se debe ir al paso dos, luego al paso tres y verificar si , en
cuyo caso se retornar como valor de inverso multiplicativo de b(x) el valor .

En caso de que   , se deber realizar las iteraciones

necesarias hasta encontrar que .

273

El resultado de estas operaciones se observa en la tabla A10-1.

Y

00

01

8d

f6

cb

52

7b

d1

e8

4f

29

c0

b0

e1

e5

c7

74

b4

aa

4b

99

2b

60

5f

58

3f

fd

cc

ff

40

ee

b2

3a

6e

5a

f1

55

4d

a8

c9

c1

0a

98

15

30

44

a2

c2

2c

45

92

6c

f3

39

66

42

f2

35

20

6f

77

bb

59

19

1d

fe

37

67

2d

31

f5

69

a7

64

ab

13

54

25

e9

09

ed

5c

05

ca

4c

24

87

Bf

18

3e

22

f0

51

ec

61

17

16

5e

af

d3

49

a6

36

43

f4

47

91

df

33

93

21

3b

79

b7

85

10

b5

Ba

3c

b6

70

d0

d0

06

a1

fa

81

82

83

7e

7f

80

96

73

be

56

9b

9e

95

d9

f7

02

b9

a4

de

6a

32

6d

d8

84

72

2a

14

9f

88

f9

dc

89

9a

fb

7c

2e

c3

8f

b8

65

48

26

c8

12

4a

ce

e7

d2

62

0c

e0

1f

ef

11

75

78

71

a5

8e

76

3d

bd

bc

86

57

0b

28

2f

a3

da

d4

e4

0f

a9

27

53

04

1b

fc

ac

e6

7a

07

ae

63

c5

Db

e2

Ea

94

8b

c4

d5

9d

f8

90

6b

b1

0d

d6

eb

c6

0e

cf

Ad

08

4e

d7

e3

5d

50

1e

b3

5b

23

38

34

68

46

03

8c

dd

9c

7d

a0

cd

1a

41

1c

Tabla A10-1. Inversos multiplicativos en GF(28).

Ejemplo:
Se realizar un ejemplo prctico para obtener el elemento inverso multiplicativo de
un elemento de GF(28), se tomar como valor en ASCII al carcter A.
Representacin hexadecimal: 41
Representacin polinomial: 
Para encontrar el elemento inverso multiplicativo se usar Matlab y el algoritmo
de Euclides extendido:
 
    
    

274

  
  







        
      
      


[A10-1]

Iteracin 1.

1.      
     
2. 
3. 

4. 



    

     

    





Iteracin 2.

 

 



5.   
     


    



Iteracin 3.
 

 





275

  
      
  



 

Iteracin 4.
 

 


 




Por lo tanto se concluye que el elemento inverso multiplicativo de 41 es FE.

10.1.2 TRANSFORMACIN LINEAL DE LOS ELEMENTOS INVERSOS
MULTIPLICATIVOS.
La transformacin lineal se realiza sobre los elementos de la tabla A10-1, y
cumple la regla:

Representacin en bits

276

Representacin matricial

Ejemplo:
Se realizar un ejemplo prctico para demostrar como funciona la transformacin
lineal sobre los inversos multiplicativos.
Representacin hexadecimal: FE
Representacin binaria: 

Por lo tanto se concluye que el elemento de la caja-S que corresponde al valor

hexadecimal 41 es 83.
Y el resultado de encontrar todos los elementos de la caja-S se observa en la
tabla A10-2.

277

Tabla A10- 2. Caja-S.

[A10.2]

10.2 RCON [i/Nk]

Contiene

los

valores

dados

por

donde (x es denotada como {02}) en el campo GF(2 8), i representa el nmero

de ronda, en el caso de AES son 10 rondas.

10.3 MEZCLA DE COLUMNAS

Consiste en multiplicar cada columna de la matriz de entrada, por una matriz

constante que se obtiene en GF(28) [X]/(X2+1).

278

10.3.1 REPRESENTACIN MATRICIAL

Las columnas se consideran polinomios sobre GF(28), y se multiplican mdulo
mx= x4 + 1, con un polinomio fijo cx

Dado:


 + +
 +
 + + +
Los polinomios , , se reducen a modulo ( +1), donde:

mod ( +1)=1
mod ( +1)=x
mod ( +1)=

   +
  +
  +  +
 + 

Se remplaza los valores de: c(x) = {03} + {01} + {01}x+{02}











Remplazando los valores de d y b, se tiene la representacin matricial:

279






El resultado de la multiplicacin matricial es:

10.4 MEZCLA DE COLUMNAS INVERSA

Consiste en multiplicar cada columna de la matriz de entrada, por una columna
constante que se obtiene en GF(28) [X]/(X4+1) con un polinomio

.
Una representacin grfica se indica en la figura A10-1.

Figura A10-1. Mezcla de columnas inversa.

El resultado de la multiplicacin matricial es:

fijo

cx

280

REFERENCIAS
[A10.1] W. Stallings, Cryptography and Network Security Principles and Practices.
Cuarta Edicin, 2005.
[A10.2] Advanced Encryption Standard (AES), Federal Information Processing
Standards Publication 197, 2001.

281

ANEXO 11

CDIGO MATLAB DEL ALGORITMO DE CIFRADO AES

(Se encuentra en digital.)

282

ANEXO 12

CDIGO VHDL DEL ALGORITMO DE CIFRADO AES

(Se encuentra en digital.)

283

ANEXO 13

DOCUMENTO UG247, DE ASIGNACIN DE LOS PUERTOS

DEL DISPOSITIVO FPGA CORRESPONDIENTES A
XC5VLX110T
(Se encuentra en digital.)